封装

在结束舆图计划并经工艺厂家流片后，可以也许选用两种方法对芯片停止功效、功效考试：一种方法是间接键合到PCB（印制电路板）上，另外一种方法是颠末封装厂家停止封装后，再焊接至系统中。而封装方法又可分为软封装与硬封装，软封装主要根据操纵请求间接建造成模块，而硬封装则是封装成自力的芯片。

封装的方法有多种，如双列直捅封装(DIP),四方扁平封装（QEP)，小外型封装（SOP），塑料引线芯片载体(PLCC)等，而封装的材料也有多种，如塑料封装、陶瓷封装等，根据差别的需要可以也许遴选所需的任一种封装方法，上面先容5类经常使用的封装方法。

1．DIP（双列直插式封装）

DIP (Dual In-line Package)，即双列直插方法封装。绝大大都中小计划集成电路(IC)均选用这类封装方法，其引脚数普通个超出100个。选用DIP封装的CPU芯片有两排引脚，需要刺进到具备DIP布局的芯片插座上，固然，也可以也许间接插在有不异焊孔数和多少摆放的电路板上停止焊接。DIP封装具备以下特点：

①适合在PCB上穿孔焊接，操纵方便。

②芯片面积与封装面积之间的比值较大，故体积也较大。

Intel系列CPU中8088就选用这类封装方法，缓存( Cache)和后期的内存芯片也是这类封装方法。

2．QFP（四方扁平封装）

QFP (Plastic Quad Flat Package)封装的芯片引脚之间距离很小，引脚很细，普通大计划或超大型集成电路都选用这类封装方法，其引脚数—般在100个以上。用这类方法封装的芯片有须要选用SMD （表面装配装备手艺）将芯片与主板焊接起米。选用SMD装配的芯片不用在主板上打孔，普通在主板表面上有计划好的响应引脚的焊点。将芯片各引脚瞄准响应的焊点，便可实现与主板的焊接，用这类方法焊上去的芯片，若是不用公用东西是很难拆开上去的。QFP封装具备以下特点：

①合用于SMD表面装配手艺在PCB电路板上装配布线。

②适合高频操纵。

③操纵方便，靠得住性高。

④芯片面积与封装面积之间的比值较小。

Intel系列CPU中80286、80386和某些486土板中的芯片选用这类封装方法。

3．SOP（小外型封装）

SOP (Small Outline Package)，即小外型封装。SOP封装手艺由1968-1969年菲利浦公司开辟胜利，此后慢慢派生出SOJ（J型引脚小形状封装）、TSOP（薄小外型封装）、VSOP（其小外开封装）、SSOP(减少型SOP)、TSSOP(薄的减少型SOP)及SOT（小外型晶体管）、SOIC（小外型集成电路）等。SOP封装的操纵范围很广，主板的频次爆发器芯片便是选用SOP封装。

4．PLCC（塑料引线芯片封装）

PLCC (Plastic Leaded Chip Carrier)，即塑封引线芯片封装。PLCC封装方法，形状呈正方形，周围都有引脚，形状尺寸比DIP封装小很多。PLCC封装适合用SMD表面装配手艺在PCB上装配布线，具备形状尺寸小、靠得住性高的利益。

5．BGA（球栅阵列封装）

BGA (Ball Grid Array Package)，即球栅阵列封装。BGA封装的I/O端子以圆形或柱状焊点按阵列方法漫衍在封装上面，BGA手艺的利益是I/O引脚数虽然增加了，但引脚间距并不减小反而增加了，而后前进了拼装制品率；虽然它的功耗增加，但BGA能用可控陷落芯片法焊接，而后可以也许改良它的电热功效；厚度和品德都较曾的封装手艺有所增添；寄生参数减小，旌旗灯号传输推延小，操纵频次大人前进；组装可用共面焊接，靠得住性高。

BGA与TSOP比拟，具备更小的体积，更好的散热功效和电功效。BGA封装手艺使每平方英寸①的存储量有了很大进步，选用BGA封装手艺的内存产物在不异容量下，体积只要TSOP封装的三分之一；别的，与传统TSOP封装方法比拟，BGA封装方法有越发疾速和有效的散热路子。

芯片封装后，对于芯片的引线可以也许简单再分为：电源线（包罗参阅旌旗灯号线）与地线（包罗衬底跟尾线）、旌旗灯号输出线、旌旗灯号输出线，统统这些引线及其内引线城市产牛寄生效应，而这些寄生效应对于电路功效的影响，出格是在高速高精度的电路，封装的寄生效应的影响越发凸起，因此在停止此类电路计划时有须要斟酌封装的寄生效应的影响，在停止电路仿真时就需要包罗一个公道的电路封装模子，同时在电路计划和舆图计划时有须要采取很多防备方法来减小封装寄生参数的影响。

封装的寄生参数主要包罗有：自感（内引线和外引线），外引线对地电容，外引线之间的互感和外引线之间的电容等。

自感

统统引线（内引线及外引线）都存在肯定的自感，其电感值的大小主要取决于线的长度和封装范例，在古代封装工艺中其典范值约为2~20nH。

由于电源线与地线是电路中的共用连线，在典范的夹杂旌旗灯号lC中，由于连线自感所爆发的噪声对电路的影响主要表现地电源线与地线上，即所谓的电源和地的电压“反射”或“噪声”。当电路中多个逻辑门在每一个时钟跳变停止开关时，在与其相连的电源线与地线上会爆发很大的噪声，以是在夹杂系统的舆图计划中普通将仿照模块与数字模块的电源线与地线分隔供给，即所谓的“仿照电源”和“数字电源”。

可是在舆图计划中不可以也许绝对地把电源线分红仿照电源与数字电源，偶然还需第三根电源线来防止仿照电源与数宁电源之间的彼此烦扰。并且可以也许使刚多个焊盘，多条内引线和多个封装引脚，以下降引线的等效电感。也可以也许操纵一个大的片上电容来对峙电源VD与地之间的电压牢固。

选用片上电容方法来处理自感的影响时，要注重片上电容的伉的遴选，应防止与封装电感爆发频次为芯片功课频次的谐振（可颠末计划几个电阻与该电容串连来粉碎谐振）；别的，在CMOS工艺中普通由MOS管组成该电容器，这请求晶体管很大，因此大大增大了芯片面积。

与衬底（内连线也表现出自感。在古代的封装中，普通选用将管芯颠末导电树脂间接牢固在接地金属层上，并与几个接地的封装引脚相连，以充分减小衬底的噪声，消弭衬底连线的自感。

输出旌旗灯号偶然也会受到引线自感的影响，主要表现在对旌旗灯号高频成份的衰减上，也会表现在瞬态波形中会爆发严峻的阻尼振荡，而后影响旌旗灯号的牢固。