VMOS的守旧与关断

就VMOS的开关而言，散布参数的首要因素是结电容，其余影响因素还包含引线、端电极、PN结、管芯本体（基区）的等效散布电容和散布电感，任务频次越高，上述“其余因素”的影响就越大。思考到栅极散布参数的VMOS的开关进程在本书第3章的3.3.4、3.3.5节曾做了一些申明。

思考管子外部的散布参数今后，VMOS的守旧与关断能够用图5.69所示的电路来申明。图5. 69中的RH（上拉电阻）、RL（下拉电阻）和RG（外部电路的栅极电阻）是为了避免栅极振荡而设的，RG(in) 外部栅极的等效电阻，在现实电路中足看不到的，Di为体二极管。

图5. 69电路的相干波形如图5.70所示，此中的(a)与本书第3章中的“图3. 16”所示的栅电荷充放电波形图长短常类似的。图中波形为了申明题目而特地作了水平扩大，与输出的方波比拟较，栅极的实际波形变成了门路波。

在图5. 70(a)中，VMOS的守旧被分成了四个阶段，以便于题目的申明。

第①阶段为栅极守旧提早阶段，栅极驱动旌旗灯号首要对Cgs充电，直至栅极电压（相对于源极）下降到VMOS的开启电压VGS（th），同时，Cgd也会被迟缓充电，其容量也会略有减小。

第②阶段为漏极守旧提早阶段。在输人侧，Cgs和Cgd被持续充电，栅极电压持续回升，直至下降到“Miller Plateau Ievel”(米勒平顶电压)VGS（pD）。Cgs在这个阶段将被根基充满，下一个阶段将首要对Cgd中断充电，而Cgd又称为米勒电容，VGS（pl）是以而得名。存输出侧，漏极电流快速增添，直至到达最大（负载额外电流），可是VMOS并非“真”的导通，漏源电压并稳定更，这是因为漏极和

源极的散布电感和体二极管结电容的存在，这些电流源自上述散布电感的续流电流并对体二极管的结电容中断放电。

第③阶段为漏极导通阶段。这一阶段对输出侧而言，IG首要对Cgd中断充电，栅极电压根基稳定，是以义称为“米勒平顶区”。对输出侧而言，体二极管完整关断，漏极电压快速下降直至降到VGS（pl）而略高于饱和压降的水平。

第④阶段为饱和导通阶段。IG持续对cgd中断充电，使漏极的导通水平加深直至到达无缺饱和导通，cgs和Cgd被无缺充满，IG逐步下降到靠近于0的水平，而栅极电压则逐步升到最高，到达靠近VDD的水平。不难发明，VMOS的守旧功耗首要在②、③阶段发生：在②阶段，ID敏捷进步，可是漏极电压根基稳定，VMOS的漏源极相称于—个大电阻；而在③阶段，漏极电压有一个下降的进程，可是漏极电流保持在最大水平。

VMOS的关断一样能够用图5.70(b)的四个阶段中断申明。

第①阶段为栅极关断提早阶段。栅极驱动电压反转后，起首对Cgs和Cgd停止放电，栅极电压从最大值下降到VGS(pl）。对输出侧而言，漏极的电压和电流都根基稳定。

第②阶段为漏极关断提早阶段。漏极电压（相对于源极）快速下降，一样是因为漏源极散布参数和体二极管结电容的存在，漏极电流根基对峙稳定。在输出侧，IG也持续对Cps和Cgd中断放电，ID的一局部则对Cgd中断充电（对IG而言．相称于放电）并且充电电流的数值要大于Ic对Cgd的放电电流，是以加快了Cgd的放电进程（对Ic而言）。对栅极电压而言，这个阶段和守旧时的第③阶段是不异的，都处于“米勒平顶区”阶段。

第③阶段为漏极关断阶段。漏极电流快速下降，IG首要对Cgs放电，因为Cgd的放电在第②阶段曾根基实现。栅极电压下降到了VGS（th），漏极电流根基。下降到了0，漏极关断底子实现。假设负载不是纯阻性的，体二极管会在这个阶段导通，组成与ID标的目的相反的续流电流。

第④阶段为关断实现阶段。ID持续对Cgs放电直至放完，ID和VGS均下降到了最低水平，VMOS的关断终了。

不难发明，关断进程中，关断功耗也首要爆发在②、③阶段。

凡是所说的开关功耗首要便是指开经进程中的守旧功耗和关断进程中的关断功耗。因为守旧与关断的时候理论上非常短，在此时代因为饱和导通引起的功耗底子上能够忽视。开关功耗不但仅是VMOS管芯本身发生的，还包含体：二极管的续流功耗。在大功率高频电路中，负载大多是感性负载，也有容性负载，少少有纯阻性负载，因此续流功耗经常更加可观。

接洽体例：邹师长教师

接洽德律风：0755-83888366-8022

手机：18123972950

QQ：2880195519

接洽地点：深圳市福田区车公庙天安数码城天吉大厦CD座5C1

存眷KIA半导体工程专辑请搜微旌旗灯号:“KIA半导体”或点击本文下方图片扫一扫进入官方微信“存眷”

长按二维码辨认存眷