CMOS电路的输入阻抗高有益于并行毗连多个器件？
信息来历：本站 日期：2017-08-30
输入阻抗高
因为栅氧化膜与硅衬底绝缘，以是CMOS的输入具备非常高的输入阻抗。理论的CMOS器件中，输入级装备有保护电路（保护二极管或保护MOS晶体管），这些器件凡是是反向偏置的，以是具备几十MQ以上的输入阻抗。不沦若何，与双极IC比拟，具备非常高的输入阻抗。对于交换来讲，MOS晶体管的栅极可以或许等效为平行板电容器的电极，以是具备几pF的电容晕。图10.17示出它的等效电路。
如图10. 18所示，输入阻抗高有益于并行跟尾多个器件（增添扇出）。双极器件串，扇出数常常受到限定。而敌手CMOS，假设只思考传输提早时候，可以或许安闲地跟尾。这有助于增添逻辑电路的冗余度／高效力的设想。
别的，如图10.19所示，可以或许外接电容器或电阻，组成大常常数按时电路／提早电路。这类状态下，不是利用大容量的电容器，而是调剂电阻以达到需要的常常数。颠末CMOS的输入电容和挑选外接的电阻值，可以或许组成简略单纯的按时电路／提早电路。可是需要寄望缓慢的输入旌旗灯号存在有潜伏的省事，这个题目前面还构和论。
接洽体例：邹师长教师
接洽德律风：0755-83888366-8022
手机：18123972950
QQ：2880195519
接洽地点：深圳市福田区车公庙天安数码城天吉大厦CD座5C1
存眷KIA半导体工程专辑请搜微旌旗灯号:“KIA半导体”或点击本文下方图片扫一扫进入官方微信“存眷”
长按二维码辨认存眷
