MOS管泄泄电流,各类泄电流,减小泄露体例-KIA MOS管

抱负的MOS晶体管不应当有任何电流流入衬底或阱中，当晶体管封闭的时辰D\S之间不应当存在任何的电流。可是，实际中MOS却存在各类差别的泄电流。泄电流一方面严峻减小了低功耗装备的电池利用寿命，另外一方面在某些s&h电路中，极大的限定了旌旗灯号坚持时候。

反偏结泄泄电流，junction leakage（/junction）:

结漏泄泄电流为：当晶体管关断时，经由过程反偏二极管从源极或漏极到衬底或阱到衬底；这类反偏结泄泄电流首要由两局部组成：

（1）由耗尽区边缘的分散和漂移电流发生；

（2）由耗尽区中的发生的电子-空穴对构成；

对重搀杂的PN区，还会有带间隧穿（BTBT）景象进献的泄泄电流。源漏二极管和阱二极管的结反向偏置泄泄电流份量绝对其余三个泄露份量凡是能够疏忽不计。

栅致漏极泄泄电流，gate induced drain leakage (GIDL，/GIDL)

栅致漏极泄泄电流是由MOS晶体管漏极结中的高场效应引发的。由于G与D堆叠地区之间存在大电场而发生隧穿并发生电子-空穴对，此中包罗雪崩隧穿和BTBT隧穿。由于电子被扫入阱中，空穴堆集在漏中构成/GIDL。

栅漏堆叠地区下的强电场致使了深度耗尽区和是的漏极和阱交壤处耗尽层变薄，因此有用构成漏极到阱的电流/GIDL。/GIDL与VDG有关。/GIDL在NMOS中比在PMOS中还要大两个数目级。

栅极间接隧穿电流，gate direct tunneling leakage（/G）

栅极泄泄电流是有栅极上的电荷隧穿过栅氧化层进入阱（衬底）中构成。普通栅氧化层厚度为3-4 nm，由于在氧化物层上施加高电场，电子经由过程Fowler-Nordheim地道进入氧化物层的导带而发生的/G。

跟着晶体管长度和电源电压的减小，栅极氧化物的厚度也必须减小以坚持对沟道地区的有用栅极节制。可怜的是，由于电子的间接隧穿会致使栅极泄露呈指数级增添。

今朝，有种体例能在降服栅极泄电流的同时坚持对栅极停止杰出的节制，便是接纳诸如TiO2和Ta2O5的高K介电资料替换SiO2做栅极绝缘体介质层。

亚阈值泄泄电流，Subthreshold (weak inversion) leakage (/SUB)

亚阈值泄泄电流是指沟道处于弱反型状况下的源泄电流，是由器件沟道中多数载流子的分散电流引发的。当栅源电压低于Vth时，器件不是顿时封闭的，晶体办事实上是进入了“亚阈值区”，在这类环境下，IDS成了VGS的指数函数。

在今朝的CMOS手艺中，亚阈值泄泄电流ISUB比其余泄泄电流份量大很多。这首要是由于古代CMOS器件中的VT绝对较低。ISUB经由过程利用以下公式计较：

以是MOS管的静态功耗电流IOFF首要来历：

此中占首要局部的是/SUB。

隧穿栅极氧化层泄电流

在短沟道器件中，薄栅极氧化物会在 SiO 2层上发生高电场。具备高电场的低氧化物厚度致使电子从衬底隧穿到栅极和从栅极经由过程栅极氧化物隧穿到衬底，从而致使栅极氧化物隧穿电流。

斟酌如图所示的能带图。

图. 具备(a)平带、(b)正栅极电压和(c)负栅极电压的 MOS 晶体管的能带图

图 2(a)，是一个平带 MOS 晶体管，即此中不存在电荷。

当栅极度子正偏置时，能带图会发生变更，如图所示，图 2(b)。激烈反转外表处的电子地道进入或穿过 SiO 2层，从而发生栅极电流。

另外一方面，当施加负栅极电压时，来自 n+ 多晶硅栅极的电子地道进入或穿过 SiO 2层，从而发生栅极电流，如图 2(c) 所示。

接洽体例：邹师长教师

接洽德律风：0755-83888366-8022

手机：18123972950（微信同号）

QQ：2880195519

接洽地点：深圳市福田区金田路3037号金中环国际商务大厦2109

请搜微信公家号:“KIA半导体”或扫一扫下图“存眷”官方微信公家号

请“存眷”官方微信公家号:供给  MOS管  手艺赞助

免责申明：本网站局部文章或图片来历别的来由，若有侵权，请接洽删除。