静态功耗详解，下降静态功耗的体例-KIA MOS管

功耗

功耗 = 静态功耗 + 静态功耗

       = 静态功耗 + 转换功耗 + 短路功耗

功耗源

功耗的实质是能量耗散。由能量守恒定律可知，能量只能从一种情势转成别的一种情势，能量的总量稳定。芯片耗散的电能首要转化成热能。若是一颗芯片的功耗过大，轻易致使使命时温度太高，形成功效生效，乃至晶体管生效。是以，减小芯片功耗是很主要的一个使命。静态功耗和静态功耗是两个首要的功耗源。

静态功耗

P_static=V*I_leak，和电压、泄电流有关，而泄电流和工艺有关；

电压角度V：

（1）下降使命电压；

（2）多电压域；

（3）静态电压缩放DVS手艺（处置器在差别使命形式下操纵差别电压）；

（4）电源关断手艺，power-gating；

电流角度I_leak（泄电流）：

（1）操纵HVT高阈值晶体管，泄电流小；

（2）多阈值；

静态功耗

静态功耗首要来历于：

（1）流过停止晶体管的亚阈值泄泄电流（subthresholdleakage）

（2）流过栅介质的泄泄电流（gateleakage）

（3）源漏分散区的p-n节泄泄电流（junctionleakage）

（4）在有比电路中的合作电流

2.1亚阈值泄泄电流

亚阈值泄泄电流是晶体管该当停止时流过的电流。在90nm节点之前，泄露功耗首要在休眠形式下才斟酌，这是由于它与静态功耗比拟能够或许疏忽不计。可是在低阈值电压和薄栅氧的纳米工艺中，泄泄电流占到总使命功耗的1/3。

亚阈值泄泄电流与多种身分有关。进步源极电压或操纵一个负的体电压能够或许减小泄露。泄泄电流还与温度有关，限定芯片温度对节制泄露相当主要。别的，经由过程两个或更多个串连晶体管的泄泄电流会应重叠效应（stackeffect）而大大减小。比方两输出与非门，两个NMOS重叠在一路。

2.2栅泄泄电流

栅极泄泄电流产生在一个电压加到栅上时（比方当门导通时）载流子遂穿经由过程薄栅介质的环境下。泄泄电流与介质厚度有极强的干系。工艺中经由过程挑选适合厚度的介质将栅泄泄电流限定到一个可接受的程度上。泄泄电流还取决于栅极电压。经由过程使晶体管重叠起来并使停止晶体管接近电源/地线能够或许使栅泄泄电流减小。

2.3结泄泄电流

结泄泄电流产生在源或漏分散区处在与衬底差别电位的环境下。结泄泄电流与其余泄泄电流比拟时凡是都很小。

2.4合作电流

静态CMOS电路不任何合作电流，但其余某些电路乃至在静态时自身就会吸收电流。电流形式逻辑和很多摹拟电路也会吸收静态电流。如许的电路应当在休眠形式时经由过程制止上拉或电流源使命来关断他们。

2.5下降静态功耗体例

（1）电源门控减小静态电流最轻易的体例便是关断休眠模块的电源。这一手艺称为电源门控。

（2）多种阈值电压和栅氧厚度有挑选的操纵多种阈值电压能够或许使具备低Vt晶体管坚持机能而又使具备高Vt晶体管的其余途径削减泄露。大大都纳米工艺的逻辑管接纳薄栅氧，IO晶体管接纳厚的多的栅氧以使它们能够或许蒙受较大的电压。

（3）可变阈值电压经由过程体效应能够或许调制阈值电压。在休眠形式下操纵一个反向体偏置减小泄露。在使命形式下操纵一个正向体偏置来进步机能。

（4）输出向量节制由后面可知，重叠效应和输出排序会引发亚阈值泄露和栅泄露的变更。是以，一个逻辑模块的泄露与门的输出有关。输出向量节制是当模块置于休眠形式时，操纵一组输出图案使模块的泄露最小。这些输出向量能够或许经由过程寄放器上的置位/复位输出端或经由过程扫描链插手。

接洽体例：邹师长教师

接洽德律风：0755-83888366-8022

手机：18123972950（微信同号）

QQ：2880195519

接洽地点：深圳市福田区金田路3037号金中环国际商务大厦2109

请搜微信公家号:“KIA半导体”或扫一扫下图“存眷”官方微信公家号

请“存眷”官方微信公家号:供给  MOS管  手艺赞助

免责申明：本网站局部文章或图片来历别的来由，若有侵权，请接洽删除。