静态功耗阐发，降落静态功耗的体例-KIA MOS管

功耗

功耗 = 静态功耗 + 静态功耗        

       = 静态功耗 + 转换功耗 + 短路功耗

功耗源

功耗的实质是能量耗散。由能量守恒定律可知，能量只能从一种情势转成另外一种情势，能量的总量不变。芯片耗散的电能首要转化成热能。若是一颗芯片的功耗过大，轻易致使使命时温度太高，形成功效生效，乃至晶体管生效。是以，减小芯片功耗是很重要的一个使命。静态功耗和静态功耗是两个首要的功耗源。

静态功耗

P_dynamic=k*C*V*V*f+m*V*I_sc，和电压、负载电容、使命时钟频次、旌旗灯号翻转率、短路电流有关；

电压角度：

（1）降落使命电压；

（2）多电压域；

（3）静态电压缩放DVS手艺（处置器在差别使命形式下利用差别电压）；

（4）电源关断手艺，power-gating；

负载电容角度：与工艺有关

（1）按比例削减集成度，降落器件电容；

（2）多芯片体系中，能够斟酌多芯片封装，减低接口间电容；

（3）公道的计划布线；

使命时钟频次角度：

（1）降落使命频次；

（2）多时钟域；

（3）门控时钟，clockgating；

数据翻转率角度：

（1）利用格雷码等状况翻转比拟少的编码；

（2）数据不操纵说，坚持前次的值，而不是强迫置0或置1；

（3）利用使能旌旗灯号、片选旌旗灯号，削减不用要的切换；

1.静态功耗

静态功耗来历于：

（1）当门翻转时，负载电容充电和放电，称为翻转功耗

（2）pmos和nmos管的串并联规划都导通时的有短路电流，称为短路功耗。

1.1翻转功耗翻转功耗能够用以下公式表现：

α称为勾当因子，是电路节点从0跳变至1的几率。时钟的勾当因子为1，由于它在每一个周期都有回升和降落。大大都数据的勾当因子为0.5，每周期只跳变一次。

C称为负载电容。

有以下体例能够降落翻转功耗：

（1）利用门控时钟降落勾当因子是降落功耗的很是有用的体例，若是一个电路的时钟完整关断，那末它的勾当因子和静态功耗将降为0。Verilog在设想寄放器时接纳上面写法能够综合成一个带门控的寄放器。

（2）减小毛刺毛刺会增大勾当因子，有能够使门的勾当因子增添到1以上。

（3）减小负载电容电容来自于电路中的连线和晶体管。延长连线长度，杰出的立体计划和计划能够使连线电容减小。挑选较小的逻辑级数和较小的晶体管能够减小器件的翻转电容。

（4）电压域静态功耗与电压有平方的干系，降落电源电压能够明显降落功耗。将芯片分别成多个电压域，每一个电压域能够按照特定电路的须要停止优化。比方，对存储器接纳高电源电压来保障存储单位的不变性，对处置器接纳中等巨细的电压，对运转速率较低的IO核心电路接纳低电压。处置跨电压域旌旗灯号传输的体例是利用电平转换器。

（5）静态电压调剂DVSCPU处置差别的使命有差别的机能请求。对低机能请求的使命，能够使时钟频次降落到足以按预约时辰实现使命的最低值，而后使电压降落到该频次下使命所须要的最小值就能够节流大批的能耗。

（6）降落频次静态功耗反比于频次，芯片只该当使命在所请求的频次下，不能比所请求的还要快。由后面小结能够，降落频次还能够接纳较低的电源电压，大大降落功耗。

（7）谐振电路谐振电路经由过程使能量在储能元件如电容或电感之间往返传递而不是将能量泄放到来减小翻转功耗。

1.2短路功耗

短路功耗产生在当输出产生翻转时，上拉和下拉收集同时局部导通的时辰。若是输出旌旗灯号翻转速率比拟慢，那这两个收集将同时导通较长的一段时辰，短路功耗也会比拟大，增大负载电容能够减小短路功耗，缘由是负载较大时，输出在输出跳变时代只翻转变更很小的一个量。

短路电流普通为负载电流的10%。当输出边沿变更速率很快时，短路功耗普通只占翻转功耗的2%-10%。

接洽体例：邹师长教师

接洽德律风：0755-83888366-8022

手机：18123972950（微信同号）

QQ：2880195519

接洽地点：深圳市福田区金田路3037号金中环国际商务大厦2109

请搜微信公家号:“KIA半导体”或扫一扫下图“存眷”官方微信公家号

请“存眷”官方微信公家号:供给  MOS管  手艺赞助

免责申明：本网站局部文章或图片来历别的来由，若有侵权，请接洽删除。