超结MOSFET输入电容迟滞效应产生缘由-KIA MOS管
信息来历：本站 日期：2023-05-10
超结功率MOSFET输入电容迟滞效应产生缘由
超结功率MOSFET手艺今朝采用多层内涵和深沟槽工艺，绝对立体布局，P阱下移构成P柱布局，如图6、图7所示。凡是环境，超结功率MOSFET的COSS在充电进程中，超结N柱、P柱最后的挪动载流子，会在放电进程中完整耗损尽。
可是，若是在COSS充电阶段，一些挪动载流子被断绝滞留,也便是构成滞留电荷(Stranded Charges QSTR)，耗尽层扩大不分歧，沿着N柱、P柱构成不耗尽的细小地区，致使充电和放电进程不分歧，终究构成迟滞效应，也便是COSS充放电进程中一些能量在外部被耗损。超结功率MOSFET输入电容迟滞效应，和滞留电荷间接相干。
从图5能够发明，超结功率MOSFET输入电容的迟滞效应，与其漏极源极所加电压VDS间接相干，这类效应大多产生在高压阶段，这也标明，超结功率MOSFET输入电容的迟滞效应和超结柱状布局在低于100V产生的三维耗尽有关。
另外，COSS的迟滞效应也和超结功率MOSFET布局相干，外部晶胞单位尺寸越小，迟滞效应越较着。相干文献研讨标明：深沟槽布局不滞留电荷QSTR效应，多层内涵布局具备滞留电荷QSTR效应，如图8、图9所示。
图8和图9中，列出了这类布局的仿真电势线散布图Potential line distribution。多层内涵布局在静态耗尽进程中，滞留电荷QSTR，呈现在N柱和P柱的底部和顶部。
Jaume Roig and Filip Bauwens, Origin of Anomalous COSS Hysteresis in Resonant Converters With Superjunction FETs
这标明：多层内涵布局MEMI(Multi implant multi epitaxy)的滞留电荷QSTR效应，比深沟槽布局TFET(Trench filling epitaxial growth)要严峻。
超结功率MOSFET输入电容迟滞效应的功耗丈量
为了获得超结功率MOSFET输入电容迟滞效应所产生的功耗，能够用等师法丈量。
超结功率MOSFET输入电容迟滞回线的丈量电路和陶瓷电容的丈量电路近似，按照电路，在必然输入电压、任务频次fs下不变任务，丈量超结功率MOSFET壳顶的温升ΔT。
而后，在超结功率MOSFET外部寄生二极管经由过程必然电流IF，使超结功率MOSFET壳顶的温升一样到达ΔT，丈量寄生二极管压降VF，则能够获得响应前提下，
输入电容迟滞效应所产生的功耗：
输入电容迟滞效应所产生的能量：
接洽体例：邹师长教师
接洽德律风：0755-83888366-8022
手机：18123972950
QQ：2880195519
接洽地点：深圳市福田区金田路3037号金中环国际商务大厦2109
请搜微信公家号:“KIA半导体”或扫一扫下图“存眷”官方微信公家号
请“存眷”官方微信公家号:供给 MOS管 手艺赞助
免责申明：本网站局部文章或图片来历别的来由，若有侵权，请接洽删除。
