【运放分享】运算缩小器输出阻抗-KIA MOS管
信息来历：本站 日期：2023-03-20
电压反应(VFB)运算缩小器输出阻抗
电压反应(VFB)运算缩小器凡是具备差模和共模两种指定的输出阻抗。电流反应(CFB)运算缩小器凡是在每一个输出端将阻抗接地。
差别的模子可用于差别的电压反应运算缩小器，在贫乏别的信息时，利用以下图1的模子凡是比拟宁静。该模子中，偏置电流从无穷阻抗电流源流入输出端。
共模输出阻抗数据手册中的规格参数(Zcm+和Zcm–)是从任一输出至地(不是从二者至地)的 阻抗。差分输出阻抗(Zdiff)是指两个输出之间的阻抗。
这些阻抗凡是是电阻性的，且阻值 较高(10^5 至10^12Ω)，另有一些并联电容(凡是为几pF，偶然可高达20至25 pF)。大大都运算放 大器电路中，反相输出阻抗都经由过程负反应降至极低值，起重要感化的只要Zcm+和Zdiff。
电流反应(CFB)运算缩小器输出阻抗
电流反应运算缩小器加倍简略，如图2所示。同相输出阻抗Z+是电阻性的，凡是另有一些 并联电容，且阻值较高(10^5至109^9Ω)；Z–是电抗性的(L或C，详细取决于器件)，但具备10 至100 Ω的阻性元件，按照范例差别而有所变更。
运算缩小器输出电容
在很多利用中，运算缩小器的输出电容都不会构成题目。可是，当源阻抗较高时(如光电二极管前置缩小器中)，二极管电容会增大运算缩小器输出电容，并且能够须要额定的反应电容使运算缩小器不变。对高阻抗高频源而言，运算缩小器的输出电容应远小于源电容。
FET运算缩小器的输出电容会发生二阶效应，特别是在用于同相形式时。输出共模电压会 调制电容，还能够致使失真。为了最大水平地下降该效应，应确保从每一个运算缩小器输出端取得的源阻抗(阻性与容性元件)相称。
应防止运算缩小器反相输出端存在内部杂散电容，特别是在高速利用中。反相输出四周地区应去除接地层，从而最大水平地减小PC板杂散电容，另外，该引脚的一切毗连都应尽量短。
如上所述，反相输出电容会在运算缩小器频次呼应中构成一个额定顶点，必须 增添反应电容以起到不变感化。反应电容也能够下降总闭环带宽。
在反相形式中，电流反应运算缩小器对杂散电容不太敏感，由于反相输出阻抗起头时较低。可是，在同相形式中，CFB运算缩小器反相输出的杂散电容会致使不不变，该当注重防止。
接洽体例：邹师长教师
接洽德律风：0755-83888366-8022
手机：18123972950
QQ：2880195519
接洽地点：深圳市福田区金田路3037号金中环国际商务大厦2109
请搜微信公家号:“KIA半导体”或扫一扫下图“存眷”官方微信公家号
请“存眷”官方微信公家号:供给 MOS管 手艺赞助
免责申明：本网站局部文章或图片来历别的来由，若有侵权，请接洽删除。
