【PCB设想】进步超等结MOSFET的机能-KIA MOS管

与传统立体MOSFET手艺比拟，超等结MOSFET可明显下降导通电阻和寄生电容。导通电阻的明显下降和寄生电容的下降固然有助于进步效力，但也发生电压（dv/dt）和电流（di/dt）的疾速开关转换，构成高频噪声和辐射EMI。

为驱动疾速开关超等结MOSFET，必须领会封装和PCB规划寄生效应对开关机能的影响，和为利用超等结所做的PCB规划调剂。首要利用击穿电压为500-600V的超等结MOSFET。

在这些电压额外值中，产业规范TO-220、TO-247、TO-3P和TO-263是利用最广泛的封装。封装对机能的影响无限，这是由于内部栅极和源极绑定线长度是牢固的。只要引脚的长度可以或许转变，以削减封装的源极电感。

如图1（a）所示，10nH的典范引线电感看起来不大，但这些MOSFET的di/dt可轻松到达500A/μs！假设di/dt为500A/μs，10nH引线电感上的电压为VIND=5V；而10nH引线电感的关断di/dt为1，000A/μs，可发生VIND=10V的电压。

大大都利用和设想都未斟酌到此附加电感也会发生电压，但这一点不可轻忽。以上简略计较显现，封装的总源极电感，即绑定线和引脚电感必须下降至可接受的数值。噪声的别的一个来历是规划寄生效应。

有两种可见的规划寄生效应：寄生电感和寄生电容。1cm走线的电感为6-10nH，经由过程在PCB顶部增添一层并在PCB底部增添GND层，可下降此电感值。别的一范例是寄生电容。

图1（b）显现了规划中容性寄生效应的道理。寄生电容由两条附近走线之间或走线与别的一侧的地立体之间引发。别的一种电容为器件和地立体间的电容。

PCB板两面上的两个并行走线可以或许增添电容，同时还能削减回路电感，从而削减电磁噪声辐射。下次设想须要超等结MOSFET时，请斟酌这些规划提醒。

图2：立体型MOSFET和超等结MOSFET输入电容的比拟

普通来讲，有多个振荡电路会影响MOSFET的开关特征，包罗内部和内部振荡电路。

在图3的PFC电路中，L、Co和Dboost别离是电感、输入电容和升压二极管。

Cgs、Cgd_int和Cds是功率MOSFET的寄生电容。

Ld1、Ls1和Lg1是功率MOSFET的漏极、源极和栅极邦定线和引脚电感。

Rg_int和Rg_ext是功率MOSFET的内部栅极电阻和电路的内部栅极驱动电阻。

Cgd_ext是电路的寄生栅极-漏极电容。

LD、LS和LG是印刷电路板（PCB）的漏极、源极和栅极走线杂散电感。

当MOSFET翻开或封闭时，栅极寄生振荡经由过程栅极-漏极电容Cgd和栅极引线电感Lg1在谐振电路内发生。

图3：包罗功率MOSFET内内部寄生元件的PFC电路简图

在谐振前提（ωL=1/ωC）下，栅极和源极电压中天生的震动电压弘远于驱动电压。因谐振变更而发生的电压振荡与品德因数成反比，Q（=ωL/R=1/ωCR）。

当MOSFET封闭时，漏极寄生电感（LD+Ld1）、栅极-漏极电容Cgd和栅极引线电感Lg1收集形成栅极振荡电压。若是栅极电阻（RG-ext.+Rg_int.）极小，则Q变大。

别的，LS两头的压降和Ls1源极杂散电感在栅极-源极电压中发生振荡，可用抒发式（1）表现。寄生振荡能够形成栅源极击穿、不良EMI、较大开关消耗、栅极节制生效，乃至能够形成MOSFET毛病。

优化电路设想，最大限制地进步超等结MOSFET的机能而又不发生负面影响很是主要。

接洽体例：邹师长教师

接洽德律风：0755-83888366-8022

手机：18123972950

QQ：2880195519

接洽地点：深圳市福田区金田路3037号金中环国际商务大厦2109

请搜微信公家号:“KIA半导体”或扫一扫下图“存眷”官方微信公家号

请“存眷”官方微信公家号:供给  MOS管  手艺赞助

免责申明：本网站局部文章或图片来历别的来由，若有侵权，请接洽删除。