漏极开路（OD）输入道理、特色-KIA MOS管

漏极开路输入道理

和集电极开路一样，望文生义，开泄电路便是指从MOSFET的漏极输入的电路。典范的用法是在漏极内部的电路增添上拉电阻到电源如图所示。完全的开泄电路应由开漏器件和开漏上拉电阻组成。

这里的上拉电阻R的阻值决议了逻辑电平转换的回升/降落沿的速率。阻值越大，速率越低，功耗越小。是以在挑选上拉电阻时要统筹功耗和速率。规范的开漏脚普通只需输入的才能。增添别的的判定电路，才能具有双向输入、输入的才能。

良多单片机等器件的I/O便是漏极开路情势，或能够设置装备摆设成漏极开路输入情势，如51单片机的P0口就为漏极开路输入。在现实操纵中能够将多个开漏输入的引脚毗连到一条线上，如许就组成“线与逻辑”干系。

注重这个大众点必须接一个上拉电阻。当这些引脚的任一路变为逻辑0后，开漏线上的逻辑就为0了。在I2C等接口总线中就用此法判定总线占用状况。

同集电极开路一样，操纵内部电路的驱动才能，削减IC内部的驱动。当IC内部MOSFET导通时，驱动电流是从内部的VCC流经上拉电阻，再经MOSFET到GND。IC内部仅需很下的栅极驱动电流，是以漏极开路也经常使用于驱动电路中。

特色

1）操纵内部电路的驱动才能，削减ic内部的驱动。 或驱动比芯片电源电压高的负载。

2）能够将多个开漏输入的pin，毗连到一条线上。经由过程一只上拉电阻，在不增添任何器件的环境下，组成“与逻辑”干系。这也是i2c，smbus等总线判定总线占用状况的道理。若是作为图腾输入必须接上拉电阻。

接容性负载时，降落沿是芯片内的晶体管，是有源驱动，速率较快；回升延是无源的外接电阻，速率慢。若是请求速率高电阻挑选要小，功耗会大。以是负载电阻的挑选要统筹功耗和速率。

3）能够操纵转变上拉电源的电压，转变传输电平。比方加上上拉电阻就能够供给ttl/cmos电平输入等。

4）开漏pin不毗连内部的上拉电阻，则只能输入低电平。普通来讲，开漏是用来毗连差别电平的器件，婚配电平用的。

5）一般的cmos输入级是上、下两个管子，把下面的管子去掉便是open-drain了。这类输入的首要目标有两个：电平转换和线与。

6）由于漏级开路，以是后级电路必须接一上拉电阻，上拉电阻的电源电压就能够决议输入电平。如许你就能够停止肆意电平的转换了。

7）线与功效首要用于有多个电路对统一旌旗灯号停止拉低操纵的场所，若是本电路不想拉低，就输入高电平，由于open-drain下面的管子被拿掉，高电平是靠外接的上拉电阻完成的。（而一般的cmos输入级，若是呈现一个输入为高别的一个为低时，即是电源短路。）

8）open-drain供给了矫捷的输入体例，可是也有其缺点，便是带来回升沿的延时。由于回升沿是经由过程外接上拉无源电阻对负载充电，以是当电阻挑选小时延时就小，但功耗大；反之延时大功耗小。以是若是对延时有请求，则倡议用降落沿输入。

甚么是线或逻辑与线与逻辑？

在一个结点（线）上， 毗连一个上拉电阻到电源 vcc 或 vdd 和 n 个 npn 或 nmos 晶体管的集电极 c 或漏极 d， 这些晶体管的发射极 e 或源极 s 都接到地线上， 只需有一个晶体管饱和， 这个结点（线）就被拉到地线电平上。

由于这些晶体管的基极注入电流（npn）或栅极加上高电平（nmos）， 晶体管就会饱和， 以是这些基极或栅极对这个结点（线）的干系是或非 nor 逻辑。 若是这个结点前面加一个反相器， 便是或 or 逻辑。

注：小我懂得：线与，接上拉电阻至电源。（~a）&（~b）=~（a+b），由公式较轻易懂得线与此观点的由来；

若是用下拉电阻和 pnp 或 pmos 管就能够组成与非 nand 逻辑， 或用负逻辑干系转换与/或逻辑。

注：线或，接下拉电阻至地。（~a）+（~b）=~（ab）;

这些晶体管经常是一些逻辑电路的集电极开路 oc 或源极开路 od 输入端。 这类逻辑凡是称为线与/线或逻辑， 当你看到一些芯片的 oc 或 od 输入端连在一路， 而有一个上拉电阻时， 这便是线或/线与了， 但偶然上拉电阻做在芯片的输入端内。

趁便提醒若是不是 oc 或 od 芯片的输入端是不能够连在一路的， 总线 bus 上的双向输入端连在一路是有办理的， 同时只能有一个作输入， 而其他是高阻态只能输入。

接洽体例：邹师长教师

接洽德律风：0755-83888366-8022

手机：18123972950

QQ：2880195519

接洽地点：深圳市福田区车公庙天安数码城天吉大厦CD座5C1

请搜微信公家号:“KIA半导体”或扫一扫下图“存眷”官方微信公家号

请“存眷”官方微信公家号:供给  MOS管  手艺赞助

免责申明：本网站局部文章或图片来历别的来由，若有侵权，请接洽删除。