Cadence仿真：NMOS管的漏端输入电阻-KIA MOS管
信息来历：本站 日期：2022-10-09
nmos管的输入电阻能够将栅端接地，在漏端加一个直流电压，丈量Id ，而后作二者之间的比值即为漏端输入电阻。
做DC直流仿真，而后在ADE界面中履行菜单栏号令【Tools】→【Results Browser】，挑选mos管，将id取值到计较器傍边：
一样的，将漏级电压源的电压值也取值到计较器傍边：
接上去，在ADE界面中履行菜单栏【Outputs】→【Setup】，增加新的公式，取名为Rout，获得计较器中的公式：
最初的ADE界面以下：
对VDD停止参数扫描，注重不要在DC扫描中设置。
最初获得的输入阻抗的曲线为：
接洽体例：邹师长教师
接洽德律风：0755-83888366-8022
手机：18123972950
QQ：2880195519
接洽地点：深圳市福田区车公庙天安数码城天吉大厦CD座5C1
请搜微信公家号:“KIA半导体”或扫一扫下图“存眷”官方微信公家号
请“存眷”官方微信公家号:供给 MOS管 手艺赞助
免责申明：本网站局部文章或图片来历别的来由，若有侵权，请接洽删除。
