【电子精选】共源共栅布局图文阐发-KIA MOS管
信息来历：本站 日期：2022-07-05
共源共栅布局(cascode structure, CSCG)具备良多特色，在CMOS电路中很罕见，以NMOS为例，如图1.1(a)所示。
共源共栅布局最大的特色便是输入阻抗大。 共源管下标为1，共栅管下标为2，单个共源管的输入阻抗为ro1，而共源共栅布局的输入阻抗类似为gm2ro1ro2。
怎样懂得共源共栅布局的输入阻抗比单个共源管缩小了gm2ro2倍？
在图1.1(c)中，单个共栅管的增益求解以下:
在图1.1(b)中，输入阻抗求解进程以下:
因为共源共栅布局的输入阻抗大这个特色，比单个共源管缩小了gm2ro2倍，在高增益的运放中，共源共栅布局常常作为输入管和输入负载管以进步电压增益。
共源共栅管的另外一个特色是共源管的源泄电压vds1对输入电压不敏感，当输入电压变更Δv时，Δvds1可表现为：
是以，即使共源共栅布局的输入负载变更很大，只需保障共栅管仍任务在饱和区且有比拟大的电压增益，共源管的源泄电压vds1的变更也很小。这一特色使得共源共栅布局常常被利用在电流镜中。
在共源共栅布局，共源管将输入电压转换成电流，该电流作为共栅管的输入。同范例的晶体管的共源共栅布局串接便可。差别范例管须要外加偏置电流折叠构成，是以折叠共源共栅必然是PN成对地用。
若是想把图1.1(a)所示的共源共栅布局改成折叠布局，则应把输入管由NMOS管改成PMOS管，同时增添尾电流源，如图1.2(a)所示。
尾电流源经由过程MOS完成，普通的PMOS管作为输入的折叠共源共栅布局如图1.2(b)所示，此中尾电流ib=i1+i2。
跟着电源电压愈来愈低，在运放中，更常常利用折叠共源共栅布局作为输入管。折叠共源共栅布局的优错误谬误：输入摆幅大些，输入输入能够短接，较大的功耗，较低的增益，较低的顶点频次，较高的噪声。
接洽体例：邹师长教师
接洽德律风：0755-83888366-8022
手机：18123972950
QQ：2880195519
接洽地点：深圳市福田区车公庙天安数码城天吉大厦CD座5C1
请搜微信公家号:“KIA半导体”或扫一扫下图“存眷”官方微信公家号
请“存眷”官方微信公家号:供给 MOS管 手艺赞助
免责申明：本网站局部文章或图片来历别的来由，若有侵权，请接洽删除。
