阐发半导体器件中的EOS和ESD毛病详解-KIA MOS管

静电能够界说为堆集在资料外表的牢固电荷。静电荷之间的彼此感化（称为静电）致使两个关头题目：静电过应力（EOS）和静电放电（ESD）。

凡是，ESD会致使半导体行业中跨越三分之一的现场毛病。ESD引发的半导体毛病能够经由进程泄露，短路，销毁，打仗粉碎，栅极氧化物分裂和电阻器-金属界面粉碎的情势看到。

CMOS缩放可降落功耗并前进速度，可是较小的尺寸会增添因为EOS / ESD前提而致使薄栅极氧化物粉碎的敏理性。

半导体芯片尺寸的削减，栅极氧化物的淡薄，多个电源，芯片的庞杂性和高速电路的运转，都对ESD敏感度做出了首要进献。削减栅氧化层的厚度须要较少的电压来粉碎。

展望ESD很是烦琐，因为ESD景象同时发生在微观和微观的物理程度上。ESD掩护设想是IC设想职员面对的首要挑衅。跟着深亚微米级手艺的前进并到达更高的品质规范，须要进步前辈的展望性和鲁棒性模子和加强的CAD流程设想考证来应答ESD。

当出产情况中的职员，机器臂和其他装备搬运装备时，会发生ESD粉碎。它还来自包装自身的电荷存储。ESD是EOS的子集。能够经由进程两种体例削减因为ESD引发的IC毛病：

?在IC的制作，运输和利用进程中，确保职员和装备的准确搬运和接地。

?在封装IC的引脚上增添掩护电路，以在ESD应力事务时代将高电流从外部电路转移进来并钳位高电压。

ESD掩护电路设想为呼应ESD事务而导通，将焊盘上的电压钳位。

现场前往装备的毛病阐发能够经由进程揭露毛病机制来辅佐设想和开辟进程。芯片制作商遵守行业规范，以使其产物具备ESD资历。可是，他们没法节制客户的操纵，是以须要有用的片上电路掩护和测试。

电荷发生与转移机制

电荷发生进程首要有三个：磨擦带电（打仗和分手机制），感到和传导。

因为差别资料之间的磨擦，资料外表上e–的电荷不均衡称为磨擦带电。发生的电荷的极性和强度取决于资料的磨擦电机能，外表粗拙度，施加的压力，温度，应变和其他身分。

图1显现了来自两个差别的负电工具X和Y的电荷转移。让咱们假定当工具之间发生打仗（磨擦）时，工具X丧失e–，工具Y取得e–。是以，与工具Y比拟，工具X将带正电。这类景象称为磨擦电。

1.电荷转移取决于活动和资料的磨擦电特征。

当人在地板下行走时，地板和鞋底之间的打仗和分手会发生静电。在地毯下行走的人能够会堆集数千伏的电荷，足以发生火花。经由进程向空中放电能够规复电荷均衡。放电很是快，约为纳秒。

凡是，人们须要约3 kV的电压才能经由进程静电放电感到电击。ESD事务凡是会轻度震动人们。可是，若是将不异数目的ESD应力注入装备，则能够是无害的。

经由进程增添绝缘资料坚持电荷的才能，情况氛围中的低绝对湿度会增添发生放电的电压。经由进程降落氛围的电导率，电荷堆集也很难逐步消失。

因为驾驶员的衣服与车辆外部的皮革或塑料内饰之间的磨擦，汽车行驶会致使驾驶员和搭客储蓄堆集电荷。所存储的电荷在与金属车身打仗时会披收回火花。

当IC在运输管中滑动时，因为管与IC引线之间的磨擦会发生静电，是以也会发生磨擦带电。

除磨擦电，资料还能够经由进程感到和传导发生静电荷。带电的资料具备静电场。当任何导电资料进入静电场时，因为感到会发生外部电荷散布。

图2示出了什么时候使不带电的物体B接近带电的物体A，并且B取得散布的电荷。近端带负电荷，而远端带正电荷。ESD充电装备模子（CDM）基于静电感到。

当两个差别电位的带电体彼此打仗时，电荷从较高电位的体流向较低电位的体，直到它们都具备不异的电位。这类机制称为传导。

归纳综合地说，资料可在ESD处置种别被分类，比方绝缘体（ρ> 10 12 Ω/平方），慢速充电耗散防静电（10 9 <ρ> 10 12 Ω/平方），电荷耗散防静电（10 6 <ρ> 10 9 Ω/平方），和导电性（ρ<10 6 Ω/平方）。

防静电资料可避免磨擦，是以防静电和耗散资料可用于限定制作和组装情况中的电荷堆集。

电气过应力

EOS是一个术语，用于描写当IC蒙受跨越器件数据手册规格限定的电流或电压时能够发生的热粉碎。EOS事务能够会使IC升级或致使永远性功效毛病。EOS比ESD慢很多，可是相干能量很高。

热粉碎是EOS事务时代发生的过量热量的成果。EOS事务中的高电流会在低电阻途径中发生局部低温。低温会粉碎器件资料，比方栅极氧化物和互连，致使金属烧坏。因为EOS和ESD毛病情势的类似性，EOS和ESD凡是归类为单项毛病机制，即“ ESD和EOS”。

对于应力事务，ESD和EOS类似，但电流或电压和时候应力前提差别。ESD是一个很是高的电压（> 500 V）和中等的峰值电流（?1 A至10 A）事务，在短时候内发生。

EOS是发生在较永劫候规模内的低电压（<100 V）和大峰值电流（> 10 A）事务。若是永劫候延续，闩锁也会致使EOS粉碎。

2.当使不带电的物体B接近带电的物体A时，B会取得散布式电荷。

静电放电

ESD是两个物体之间经由进程间接打仗或感到电场以差别的静电势刹时开释静电荷的进程。这是带静电的物体的成果。经由进程IC开释静电荷会发生大电流并耗散能量，从而粉碎IC。任何资料外表的电荷凡是是中性的。当能量通报给它时，会发生电荷不均衡。

因为导电外表中的高电子迁徙率，导体不易经由进程磨擦来充电，是以会发生电荷复合并保留中性外表。另外一方面，绝缘子能够轻易地经由进程磨擦来充电。将能量通报给不导电的资料会致使大批的局部聚积电荷，直到它经由进程外部途径放电为止。

静电的首要来历包含绝缘体，比方塑料外表，绝缘鞋，木质资料和蔼泡包装。因为绝缘体中的电荷散布不平均，这些源所发生的电压电平能够会很高，到达合计千伏。

IC中的ESD粉碎也能够来自热景象。局部体积中会以很是快的速度发生大批热量，而这太快了，没法去除。是以，IC会以金属互连烧坏，多晶硅粉碎，栅氧化层分裂或击穿，打仗尖峰或结击穿的情势粉碎。

当人们在分解地板下行走时，它们能够堆集高达20 kV的电压。在枯燥的氛围中磨擦（磨擦）尼龙和聚酯可发生25 kV。当人触摸接地物体时，电荷会在很短的时候内（1到100 ns）从人挪动到物体。放电时候和电流取决于时候常数。

放电电流合计约为1 A至10A。从工场到现场的任何处所都能够对电子装备形成静电粉碎。半导体器件设想用于ESD掩护，可在短时候内蒙受高电流。

比方，若是某个装备合适ESD-HBM的划定，能够蒙受2kV的指定电压，则该装备能够以1.3ns的回升时候和10ns的降落时候承载1.3A电流。可是，该统一装备在几毫秒内没法传输100 mA的电流。

若是装备裸露于弱ESD脉冲中并遭到局部粉碎，则它能够会持续阐扬充足的感化，并经由进程合适数据表规格的出产主动化测试装备（ATE）测试。

而后，该缺点能够会跟着时候的流逝而扩大，并且几个小时后装备就会发生毛病。这些范例的缺点称为潜伏缺点，而毛病称为潜伏的ESD毛病。潜伏缺点很难检测到，特别是在将装备组装成终究产物以后。

从观点上讲，ESD（Electro-Static discharge），静电开释，EOS （Electrical Over Stress），电气过应力。狭义上讲ESD也属于EOS，为了便于阐发，这里将静电致使的应力生效以为是ESD生效，其他电气应力生效以为是EOS生效。

有统计标明，ESD和EOS生效比例别离占3%和97%。

ESD是两种资料相互位移，致使静电开释，ESD事务须要知足以下前提：

（1）大电压，＞500V，峰值电流不高；（2）低能量，放电曲线是脉冲型，时候感化时候短，小于1μs。

以下图所示：

ESD生效凡是在显微镜下能观察到穿孔，以下图：

EOS生效是在EOS事务发生后，因为过热致使芯片生效。过热是芯片外部毗连电阻发烧的成果。在低电阻途径中，在EOS事务时代履历的高电流会发生局部的低温，从而对芯片布局形成粉碎性粉碎。

EOS事务须要知足以下前提：

（1）低电压，＜100V，峰值电流高；（2）高能量，事务感化时候凡是大于1ms。

以下图所示：

EOS生效显微镜下观察以下：

ESD防护体例：

（1）做好接地，在出产进程中注重带防静电手段及任务外表接地；

（2）芯片在贮存或运输进程中，用静电屏障袋作为掩护；

（3）芯片焊接时，尽可能利用离子风机，离子气枪；

（4）PCB增添掩护器件。

办理EOS事务时，起首须要大白大都EOS事务终究并未获得处理。EOS最关头是注重芯片规格书的极值规模，办理体例能够经由进程以下：

（1） 测试装备有没有接地不良；

（2） 接地回路电流是不是过大；

（3） 是不是存在高电感/电容负载；

（4） 是不是存在交换电源线浪涌（大开关电流）；

（5） 是不是将长电缆毗连到有源电路。

接洽体例：邹师长教师

接洽德律风：0755-83888366-8022

手机：18123972950

QQ：2880195519

接洽地点：深圳市福田区车公庙天安数码城天吉大厦CD座5C1

请搜微信公家号:“KIA半导体”或扫一扫下图“存眷”官方微信公家号

请“存眷”官方微信公家号:供给  MOS管  手艺赞助

免责申明：本网站局部文章或图片来历别的来由，若有侵权，请接洽删除。