经常利用的ESD掩护器件及机能比拟分享-KIA MOS管

经常利用的ESD掩护器件首要有Diode、Resistor、P/NMOS、BJT、SCR等，因其具备雪崩击穿、雪崩与注入等特征，能够或许或许刹时进入低阻态，故具备杰出的电流泄放才能，能够或许作为ESD防护器件。

这类器件在电应力下的I-V特征表示图见图1。

图1 经常利用ESD器件的I-V曲线表示图

1. Diode

在ESD设想中，Diode是一种罕见的器件。

图2为Diode的一种典范利用环境，在VDD绝对VSS发生Positive ESD Pulse时，Diode发生雪崩击穿并开释ESD电流，从而掩护外部电路不受ESD影响。

但因为二极管完整经由进程雪崩击穿开释ESD电流，在大电流下器件的功耗很大，是以这类形式下二极管的抗ESD才能常常很低，器件的微分电阻也较大；

而在VDD绝对VSS发生Negative ESD Pulse时，该Diode为正偏并开释ESD电流，因为二极管的正向导通电压很小，此形式下器件的功耗很小，是以其抗ESD才能很是强。

图2 Diode掩护电路图

因为Diode在正偏和反偏两种状况下的ESD才能不同很是大，是以今朝在利用二极管作ESD掩护器件时常常会接纳很是大的器件面积晋升二极管反偏状况下的ESD才能，如斯一来，错误谬误是很是较着的，它增大了ESD器件的面积占用，更加严峻的是，对高频引脚而言，此体例会带来较大的寄生电容，使引脚的频次特征变差。

2. MOS & BJT

图3 MOS器件作为ESD防护器件电路图   图4 GG-NMOS布局及等效线路图

MOS与BJT用于ESD放电掩护道理根基上是一样的，均是经由进程寄生的BJT来开释ESD电流。因CMOS利用最为遍及的工艺之一，以是MOS器件成利用最为遍及的ESD掩护器件。

接纳MOS器件作为芯片的ESD防护架构示例如图3所示。

为避免ESD器件在芯片普通任务时导通，MOS的栅极老是接纳关断的毗连体例，即栅接地的NMOS（Gate-Grounded NMOS，GG-NMOS）和栅接电源的PMOS（Gate-VDD PMOS，GD-PMOS）。

GG-NMOS的等效电路如图4所示，其ESD应力下的I-V曲线表示图如图1所示。

当漏端绝对源端发生Positive ESD Pulse时，漏端N+/Pwell结雪崩击穿，击穿发生的空穴电流将经由进程Pwell流至P+，并在Pwell的等效电阻Rpw上发生压降，当该压降大于寄生NPN器件的BE结正向导通电压时，寄生的NPN器件便可导通，此时的电压即为器件的触发电压Vt1，在此以后，因为寄生NPN器件的导通及其缩小感化，使器件漏端电压不须要很高的电压便可保持大的电流，是以I-V曲线会呈现折回（snapback）景象和负微分电阻景象，即在某段电流规模内，器件两头电压跟着电流的增大反而减小。

当电流增大到某一值时，因为器件两头的电压不能够无穷降落，和器件外部的寄生电阻感化，负阻景象改变为正阻，这一改变进程中器件两头的最低电压即为器件的保持电压Vh，它表征器件能将ESD Pulse钳位的最低电压。

在电流很是大时，器件外部发生的热量将使器件外部由热发生的载流子数弘远于雪崩击穿和注入的载流子数，并且温度越高，热发生的载流子数目越大，进而构成正反应，是以曲线会再次呈现折回，该点的电压和电流别离为器件的二次击穿（热击穿）电压Vt2和二次击穿电流lt2，它们别离表征器件发生损毁时的电压和器件最大耐受电流。

终究，器件将因为温度太高而致使永远性破坏。而在漏端绝对源端发生Negative ESD Pulse时，电流可经由进程正偏的源端P+/Pwell/漏端N+二极管开释。

与NMOS比拟，PMOS经由进程体内寄生的PNP型BJT器件停止电流泄放，其电流缩小系数远低于NMOS中寄生的NPN型器件。

是以，如图所示，PMOS器件能够不折回景象，斟酌到器件的防护效力，PMOS的利用远不NMOS提高，普通只作为电源VDD与I/O引脚之间的防护。

3. Resistor

图5 掩护计划中的限流电阻   图6 GG-NMOS布局中的栅极电阻

Resistor不零丁用于芯片的ESD掩护，它常常用于赞助的ESD掩护，如芯片Input第一级掩护和第二级掩护之间的限流电阻。

如图5，当ESD电流过大，第一级ESD器件难以将电压钳位至宁静地区时，第二级ESD器件的导通将使其与电阻分压，从而进一步下降进入外部电路的电压。

又如用于GG-NMOS的栅电阻，如图6所示，NMOS的栅极经由进程一电阻接地，而非间接接地。

如斯一来，在NMOS漏端发生正向的ESD脉冲时，因为NMOS的漏一栅电容，会使得器件的栅极耦合出一正的电势，该电势会促使NMOS的沟道开启，从而起到下降NMOS在ESD应力下触发电压的目标。

4. SCR

图7 SCR布局及等效线路图

SCR器件是除正向Diode外抗ESD才能最强的器件。

它的布局如图7所示，当阳极呈现Positive ESD Pulse时，Nwell/Pwell结发生雪崩击穿，击穿发生的电子电流和空穴电流别离流过电阻RNw和Rpw，使PNP器件和NPN器件开启，阳极的P+注入大批空穴，阴极的N+注入大批电子，注入的空穴成为NPN器件的基极电流，注入的电子成为PNP器件的基极电流，正反应进程得以构成，使Nwell和Pwell均呈现激烈的电导调制效应，继而下降器件两头的压降。

是以，SCR器件的保持电压常常很低，并由此致使其抗ESD才能很是强，微分电阻也很是小。在阳极呈现Negative ESD Pulse时，电流可经由进程正偏的阴极P+/阳极N+开释。

因为这类SCR的触发要靠Nwell和Pwell结的击穿来完成，在CMOS工艺中，其击穿电压约莫有几十伏，远高于普通器件的栅氧击穿电压，达不到ESD防护的结果。是以对高压CMOS芯片而言，SCR的触发电压须要经由进程一些体例下降，以知足芯片的掩护请求。

SCR的高It2使得器件能够或许以很小的宽度到达芯片的抗ESD请求，是以利用SCR器件能够或许有用的下降由ESD器件带来的寄生电容，这一点对RF芯片的ESD设想很是有益。

5. 各类器件的ESD机能比拟

基于提高度较高的CMOS/BCD工艺，不管是高压或高压利用来讲，单元面积的ESD防护才能大抵以下：SCR＞MOS＞Diode（反向击穿）

接洽体例：邹师长教师

接洽德律风：0755-83888366-8022

手机：18123972950

QQ：2880195519

接洽地点：深圳市福田区车公庙天安数码城天吉大厦CD座5C1

请搜微信公家号:“KIA半导体”或扫一扫下图“存眷”官方微信公家号

请“存眷”官方微信公家号:供给  MOS管  手艺赞助

免责申明：本网站局部文章或图片来历别的来由，若有侵权，请接洽删除。