电路设想中dummy的感化、MOS管的dummy剖析-KIA MOS管

IC幅员设想dummy的感化

在IC幅员设想中除要表现电路的逻辑或功效确保LVS考证准确外，还要增添一些与LVS（电路婚配）有关的图形，以减小中间进程中的误差，咱们凡是称这些图形为dummy layer。

dummy layer的用处：

1、保障可制作性，防止芯片在制作进程中因为暴光过渡或缺乏而致使的蚀刻失利：如在tapeout的时辰会查抄芯片的density，拔出dummy metal、dummy poly、dummy diff等；

2、防止因为光刻进程中光的反射与衍射而影响到关头元器件物理图形的精度进又而影响其size：如在摹拟电路的电阻、电容阵列核心加上dummy res和dummy cap等，和关头MOS周围加dummy MOS等；

3、防止芯片中的noise对关头旌旗灯号的影响，在关头旌旗灯号的周围加上dummy routing layer后者dummy元器件：

如对某些易受搅扰的旌旗灯号线除尽可能减小其走线长度外，还应当在其走线的摆布和高低都加上dummy metal/poly并接地，保障其不受noise的影响。在cap核心加dummy cap也有近似的感化。

CMOS器件幅员中的dummy图形

1、MOS　dummy

在MOS两侧增添dummy poly，防止Length遭到影响。对NMOS先加P type guard ring　毗连VSS，接着加N　type guard ring　毗连VDD。

对PMOS先加N type 毗连VDD，接着加P　type毗连VSS。拆分MOS应为偶数根，Source端与周围guar ring就近毗连。比方拆分NMOS为偶数根， 毗连VSS的端在外侧并间接与周围guard ring相连。

2、RES　dummy

近似于MOS　dummy体例增添dummy，　偶然会在周围都加上。在poly/diff 电阻下面增添nwell　加重noise　对电阻的影响，nwell毗连高电位与sub反偏。

Nwell电阻周围加sub cont　毗连VSS。Nwell电阻为了降落光照使电阻阻值降落的影响，在下面笼盖metal并毗连高电位。其次为给nwell电阻充足的margin　凡是nwell宽度5-6um。

3、CAP dummy

增添dummy体例近似，用Nwell反对相自于substrate的noise，Nwell接高电位与sub 反偏。

4、关头走线与摆布或高低走线的屏障接纳不异层或中间层毗连VSS来处置。

MOS管的Dummy

在MOS管的两侧增添Dummy POly,防止栅的长度遭到影响,以下图所示。

ADR510ART-R2当要加掩护环时,对NMOS管先加P型掩护环毗连到地,接着加N型掩护环毗连到电源。对PMOS先加N型掩护环毗连到电源,接着加P型掩护环毗连到地。  

电阻和电容的Dummy

近似于MOs的Dummy体例,偶然会在周围都增添Dummy。在多晶或分散区电阻的下面增添N阱能够加重噪声对电阻的影响,N阱毗连高电位与衬底反偏,如图所示。

为了降落光照使电阻阻值降落的影响,应在N阱电阻下面笼盖金属并毗连高电位。

电容增添Dummy体例与MOs管近似,N阱用于反对来自衬底的噪声,N阱接高电位,而衬底则反偏,如图所示。

接洽体例：邹师长教师

接洽德律风：0755-83888366-8022

手机：18123972950

QQ：2880195519

接洽地点：深圳市福田区车公庙天安数码城天吉大厦CD座5C1

请搜微信公家号:“KIA半导体”或扫一扫下图“存眷”官方微信公家号

请“存眷”官方微信公家号:供给  MOS管  手艺赞助