MOS集成电路电过应力毁伤剖析-KIA MOS管

电过应力毁伤

电过应力(EOS)是MOS集成电路生效阐发进程中罕见生效缘由，电过应力毁伤对MOS集成电路靠得住性风险很大，轻者致使电路电机能降落，留下隐患，影响电路的持久靠得住性，重者则能够使MOS电路销毁。是以在国际上是靠得住性研讨中的一个主要研讨课题，遭到人们的遍及正视。

电过应力毁伤的缘由

MOS电路的粉碎及其功效的生效，多数因为电路引线上的高电压或高功率密度引发的。一个较小的缺点(如：一个泄电途径)在电路任务时能够致使流过跨越所能许可的电流而引发集成电路的严重粉碎。

别的，毛病的电行动和电路自身的缺点一样，也能致使电路的毁伤或生效。发生电过应力的缘由大，致能够分为三类:

 (1) 静电放电(ESD)；(2)在任务进程中因为电源电压或输出信号的尖峰引发的过载； (3) 因为电荷载流子的注入引发的寄生成分的激起(如寄生双极晶体管、四层布局、Latch--up 等)。

静电放电隶属于电过应力范围，它对半导体集成电路，出格是对MOS集成电路的风险、早为人们所存眷。静电放电的体例有三种: 

(1)人体模子(HBM)，如图1所示。(2)机器模子(MM)，如图2所示。(3)充电器件模子(CDM)，见图3。第(2)和第(3)两种静电放电模子的特色是由低电阻引起的刹时高压脉冲，图4所示。

EOS毁伤的形式和机理

（1）栅氧化层的粉碎

①场引入边缘的电击穿(Flashover)

与带电器件模子和机器模子绝对应的ESD将发生这类场引入边缘电击穿的毁伤形式。其特色是短时候的高压脉冲放电，脉冲延续时候约0.1ns。这类毁伤的地位普通在输出掩护布局或与输出相连的栅氧化层边缘和衬底之间，尺寸在0.1~ 1μm之间。

②由温度引入 的二次电击穿

对人体模子的静电放电，在低的静电电压下，较永劫候的电过应力将发生二次电过冲，因为电压较低，故不能发生场引入栅氧化层电击穿，而是pn结的热击穿和栅下沟道的温升，从而导致栅上的栅氧化层介质强度削弱。这时所加电压足以引发场引入的栅氧化层的电击穿，咱们称之为“二次效应”。

二次效应的病症表现为衬底中晶格布局的毁伤和在栅氧化层边缘的电击穿。地位一般在输出保护布局和输出驱动器上。

pn结的轻细热毁伤

pn结的轻细热毁伤是因为人体模子的ESD或EOS引发的，毁伤地位普通在输出和输出四周或与Vss和Vdd内连的分散区附近。

（1）结的热击穿

当反向电压跨越划定值时，就有一个反向电流流过pn结，消耗的功率致使热斑。所发生的温度凹凸将决议电路的运气。

（2）结的退步

温度太低不会构成融化的沟道，但会使晶格布局和搀杂正面发生毁伤，这就致使了极高电阻的pn结泄电(典范值1MΩ)。

（3）打仗孔的热-电迁徙，并在Si上构成融化的沟道

热击穿今后，经由过程附加的能量在Si中pn结上方构成一个融化的沟道,成果构成了一条通向临近属于导电多晶硅下的分散区(典范值10kΩ),见图6。

（4）在熔解的沟道中带有一座金耦桥的电-热迁徙

当附加更大能量时，融化的AI流进溶化沟道，并添补之;凝结后导电的桥就具备阻值0.1~1kΩ。见图7所示。

（5）在打仗孔处尖峰的构成

在热击穿的环境下(或在普通任务期间),若无Si的熔解，结的持久过应力将引发AI尖峰的发生。

a)不渗入至pn结的尖峰将致使一个4层布局(pnpn布局),这就要引发pnpn结构电行动的销毁，见图8。

b)渗入到pn结的尖峰将发生一个经由过程pn结的低阻桥，并进一步加深热-电迁徙，见图9。

EOS对金属引线和电阻器的毁伤

人体模子的静电放电和任务中的电过应力经常伴跟着大电流流过。这将毁伤金属引线和电阻器。地位普通在集成电路的输出掩护布局上。

电过应力引发的完全粉碎

集成电路在任务时代，当电路上存在微小缺点或寄生布局受外来身分的激起(双极晶体管四层结构、Latch-up等)时，电路将有大电流流过，便会致使集成电路的完全破坏。

其病症表现在打仗孔、分散区的粉碎和金属化通道的销毁；键合金丝的溶化;封装局部和烧焦等。

接洽体例：邹师长教师

接洽德律风：0755-83888366-8022

手机：18123972950

QQ：2880195519

接洽地点：深圳市福田区车公庙天安数码城天吉大厦CD座5C1

请搜微信公家号:“KIA半导体”或扫一扫下图“存眷”官方微信公家号

请“存眷”官方微信公家号:供给  MOS管  手艺赞助