集成电路常识|MOS集成电路中的寄生效应阐发-KIA MOS管
信息来历：本站 日期：2020-11-13
在MOS集成电路中，除电路设想中须要的MOS管外，还存在着一些不须要的寄生MOS晶体管和电容，它们将给集成电路的一般任务带来倒霉的影响，上面将先容这些MOS集成电路中的寄生效应。
（1）寄生MOS管
MOS集成电路中，当电路铝引线串过两个分散区时(例如地铁式布线)，就在这条铝引线之下组成一个寄生MOS管。如图4-4所示。
图中衬底为P型硅，分散区为N+，当铝引线上加正电压并当正电压高于开启电压时，在两个N+扩散区之间即组成寄生的N-MOS管。
两个分散区原来是两条差别的电路引线，成果被寄生MOS管所连通。可见寄生MOS管会给电路带来不良影响。
为了避免寄生MOS管效应，在集成电路设想时,要尽能够避免铝引线高出两个分散区，必不可免时，也要加大分散区间隔,以减小寄生MOS管的宽长比,增大它的导通电阻。
或在工艺上增添二氧化硅层的厚度，使得一般利用时寄生MOS管不至导通。
（2）寄生电容
MOS集成电路中的寄生效应：MOS集成电路中除MOS管自身具备的MOS电容外,还存在着一些寄生电容，首要寄生电容有Cgs: MOS管栅极与源区之间寄生电容。Cgd: MOS管栅极与漏区的寄生电容。
这是由于栅极金属要交叠笼盖一局部源漏区而组成的(参见图4-5( b)),其数值约莫为0.03PF/μm°。
另外一种寄生电容是源漏极之间的Cds。 Cds包含寄生MOS管电容;源漏区对衬底的PN结电容和金属引线与分散区之间的电容。寄生电容中对MOS管特征影响最大的是栅极与漏极之间的寄生电容Cgd,因为它会对旌旗灯号起负反应感化(参见图4-5(c))。
（3）MOS集成电路中的衬底效应
MOS集成电路中的寄生效应：在MOS晶体管中，凡是源极是和衬底接在一路的，它们具有不异的电位。
可是，在MOS集成电路中，一切的MOS管都是建造在统一衬底硅片之上的，衬底是大众的。显然各个MOS管的源极不能够全与衬底相连,不然就会构成局部MOS管的短路,影响组成电路。
MOS集成电路中，衬底接在必然电位上( N-MOS衬底接电路中最低电位点,P-MOS衬底接电路中最高电位点)，以保障各MOS管之间的“断绝”。
如许就使得MOS集成电路中某些MOS管的衬底电位与源极电位不再不异了，组成了衬底与源极之间偏压VBS。
很明显，VBS是这些MOS管衬底与源极之闻的反向偏压。故源极与衬底之间的耗尽层比村底与源极相连时要加宽。从而构成MOS管开启电压的变化。以N-MOS反相器为例，开启电压Vr与衬源偏压VBS之间干系如图4-6所示。
从图中能够看出，对N-MOS管衬源电压VBS增添时，开启电压Vr也要加大。在电路设想上VBS对开启电压变更量⊿Vr的影响能够用上面类似公式预算:
须要指出:MOS集成电路中存在衬底效应并不是一件坏事，得当地操纵衬底效应能够制作出加强型MOS管。
因为选用低电阻率(高搀杂)的P型硅片制作N型加强型MOS管会增添各分散区的势垒电容，影响电路任务速率，而选用高电阻率的P型硅；
因为工艺上难以使二氧化硅层中的正电荷(例如钠离子沾污)完整消弭,因此很难组成加强型MOS管在MOS集成电路中，衬底不接地电位，而是接在另外一个负电源上，如许衬底与管子源极之间就存在着一个负电压(如图4-7所示),使管子取得一个开启电压值，从而获得加强型N-MOS管。
接洽体例：邹师长教师
接洽德律风：0755-83888366-8022
手机：18123972950
QQ：2880195519
接洽地点：深圳市福田区车公庙天安数码城天吉大厦CD座5C1
请搜微信公家号:“KIA半导体”或扫一扫下图“存眷”官方微信公家号
请“存眷”官方微信公家号:供给 MOS管 手艺赞助
