MOS督工艺-CMOS工艺具体剖析-KIA MOS管

CMOS工艺具体剖析

CMOS工艺与NMOS(或PMOS)工艺差别的处所是要在统一个衬底上同时制作出n-沟和p-沟晶体管。在NMOS工艺中看到，衬底的搀杂范例和搀杂程度是根据在它下面要制作的n-沟器件的请求来挑选的。

很较着,在CMOS工艺中,原资料或是知足n-沟器件的请求，或是知足p-沟器件的请求，但不能同时知足二者的请求。

为了顺应不能在原资料上制作的那种范例器件的须要，必须组成与原资料搀杂范例相反的地区，如图10.17中的二个剖面所示。这些搀杂范例相反的地区普通称为“阱"或“槽”，这里将无辨别的利用这两个词。

起首要在原资料大将阱区肯定出来，而后向阱区注入和分散搀杂，以获得合适的阱区搀杂浓度和搀杂深度。阱区的搀杂范例成为CMOS工艺的标识特点，比方，图10.17a中表现了所谓“ p-阱CMOS工艺”,而图10.17b为“n-阱CMOS工艺”。典范的做法是把P型和n型衬底别离毗连到电路中最负的和最正的电压上，以保障电路任务时p-n结不会正偏。

两个衬底都要与图10.17中标志为接点的重搀杂区相打仗，从而获得杰出的欧姆打仗。在阱区中，接点更是必不可少的，由于阱区与硅片的其他局部完整是(结)断绝的，而非阱区的衬底很轻易从硅片的反面毗连引线。要实现图10.17所示的n-阱和p-阱工艺,它与上节描写的NMOS工艺差别的处所首要有三个方面。

起首，在肯定壕沟区之前，阱区就要用光刻肯定上去，再经注入和分散。其次,在n型区，要勾划出(用光刻胶)阻断沟道的p型注入。现实上，在某些环境下，对首要衬底和阱区分离停止阻断沟道的注入。

第三，都要组成n﹢型区和p﹢型区，这象征着在注入反型杂质时，这些地区中的每个必须掩护起来(用光刻胶)，是以，绝对NMOS工艺来讲，CMOS工艺请求最少三块，偶然更多附加的掩膜版。值得指出的是CMOS中多晶硅层普通是掺n﹢杂质，即便在PMOS沟道上也是如斯，这是由于多晶硅最初的n﹢搀杂很重，当要阻断p型沟道(即PMOS器件的自瞄准)而接管p﹢搀杂时，p﹢杂质还缺乏以弥补最初掺入的n﹢杂质，这个题目还要进一步会商。

NMOS和OMOS工艺之间的另-个首要辨别是器件间距方面的斟酌。NMOS中，相邻壕沟区之间的最小间距大局部由上节会商的L0C0S手艺的布局环境决议，在CMOS中,同种范例器件之间一样可利用。

可是，对相反范例器件之间的间距题目的斟酌，如p﹢和n﹢间的闻距,就很不不异了。这是由于CMOS具备一种与寄生的导机电制有关的固有的致命缺点，称作自锁效应。自锁效应是一种闸流管的任务机制，很轻易触发。

固然，在CMOS中，在一个芯片上供给了很多这类范例的布局,若是任何一个被触发到进入自锁状况，则就会有很大的电流活动，从而经常使全部电影形成不可规复的损坏。图10.18a表现了典范的n-阱CMOS布局的剖面图，并集合注重它自锁的能够性。p型衬底的n﹢区和n型衬底的p﹢区各自别离为NMOS和PMOS晶体管的一局部。

要防止自锁效应，晶体管的β值必然要小，电阻值必然要小，出格是Rw和Rs的值。对给定的工艺来讲，这些前提象征着一些特定的最小间距:

1.n﹢和p﹢间距要充足远以防止横向npn晶体管的βn太高(确保它的基区很长)。

2.阱区要在几个相互很是靠近的处所经由过程n﹢接点毗连起来，从而使Rw坚持很小。

比方对迄今所会商的简略CMOS工艺来讲，n﹢到p﹢的最小间距比方为15μm或更大些，这与n﹢到n﹢和p﹢到p﹢的间距为5μm或更小些比拟较，能够是很大的了。为动手处理n﹢到p﹢的间距和自锁敏感这个关头性题目，提出了几种新的CMOS工艺。

这些工艺的关头的一点是在重搀杂的硅片上发展的内涵层作为衬底，并在内涵层上制作阱区和器件。比方，在一个n-阱CMOS工艺中，最初阱深为5μm,那末利用的原资料是由p型重搀杂的硅片带有一层厚约10μm的P型轻搀杂的内涵层(或“epi”)组成的，内涵层平均掺杂程度挑选到合适于制作NMOS晶体管。

普通，内涵层厚度约莫二倍于阱深，由于阱区杂质向体内分散时，内涵层下面的重搀杂衬底中的杂质将会向外表分散。这道工序要设想得使阱区底部最初很是靠近重搀杂的衬底区，由于体内重搀杂区与外表很是靠近时，横向双结晶体管(下面的例子为npn)的增益和Rg(和Rp)的值二者都急剧地减小。

作为一级类似 ;在内涵-CMOS工艺中，n﹢和p﹢间的最小间距能够减小到约为轻搀杂的内涵层的厚度,如上面会商的，这一厚度类似与阱深不异。另外一个以内涵为基底的CMOS工艺是所谓“双阱”或“双槽”工艺。它与起初论述的别的内涵工艺差别的处所是内涵层搀杂到比制作p-沟或n-沟MOSFET所请求的还要低很多的程度。

对n-沟和p-沟MOSFET的衬底地区都零丁的注入和分散，而不是只对一种范例的阱区停止注入和分散，这是该工艺称号的出处。双阱工艺与经常使用的单阱工艺比拟的长处在于它去除单阱搀杂程度经常必须比内涵层搀杂要高的这一限定，两个衬底搀杂都各自按器件范例的请求停止优化。

根据n﹢和p﹢间最小间距，绝对非内涵工艺来讲,一切基于内涵衬底的CMOS工艺都有类似的长处。当进一步减小这间距时,请求有更主动的阱区断绝手艺，此中很多手艺今朝还在研讨中。此中最有性命力的是所谓“断绝槽”手艺。

由图10.19能够看到这项手艺包含沿着阱区四周严酷挖一个深槽，并使之进入重搀杂衬底地区。而后用CVD淀积薄膜的手艺把断绝槽从头添补使得硅外表几近成为立体。凡是这薄膜是多晶硅，在槽壁和底部发展一层SiO薄膜以后，在槽中淀积多晶硅以填槽保形。断绝槽的感化是按捺横向双结晶体管的电流增益，以是，这一工艺能够防止自锁效应。

接洽体例：邹师长教师

接洽德律风：0755-83888366-8022

手机：18123972950

QQ：2880195519

接洽地点：深圳市福田区车公庙天安数码城天吉大厦CD座5C1

请搜微信公家号:“KIA半导体”或扫一扫下图“存眷”官方微信公家号

请“存眷”官方微信公家号:供给  MOS管  手艺赞助