MOSFET击穿电压有哪几种

场效应管的三极:源级（Source）S、漏级（Drain）D、栅级（Gate）G

(这里不讲栅极GOX击穿了啊，只针对MOSFET击穿电压漏极电压击穿)

先讲测试前提，都是源栅衬底都是接地，而后扫描漏极电压，直至Drain端电流到达1uA。以是从器件布局上看，它的泄电通道有三条：Drain（漏级）到source（源级）、Drain（漏级）到Bulk、Drain（漏级）到Gate（栅级）。

1)MOSFET击穿电压-Drain（漏极）->Source（源极）穿通击穿

这个首要是Drain（漏极）加反偏电压后，使得Drain（漏极）/Bulk的PN结耗尽区延展，当耗尽区碰着Source（源极）的时辰，那源漏之间就不须要开启就构成了通路，以是叫做穿通(punchthrough)。那若何避免穿通呢,这就要回到二极管反偏特色了，耗尽区宽度除与电压有关，还与双方的搀杂浓度有关，浓度越高能够或许按捺耗尽区宽度延展，以是flow外面有个防穿通注入(APT:AntiPunchThrough)，记着它要打和well同type的specis。固然现实碰着WAT的BV跑了并且必定是从Source（源极）端走了，能够或许还要看是不是PolyCD或Spacer宽度，或LDD_IMP题目了，那若何解除呢这就要看你是不是NMOS和PMOS都跑了POLYCD能够或许经由进程Poly相干的WAT来考证。

对穿通击穿，有以下一些特色：

(1)穿通击穿的击穿点软，击穿进程中，电流有慢慢增大的特色，这是由于耗尽层扩大较宽，发生电流较大。别的一方面，耗尽层展广大轻易发生DIBL效应，使源衬底结正偏呈现电流慢慢增大的特色。

(2)穿通击穿的软击穿点发生在源漏的耗尽层相接时，此时源真个载流子注入到耗尽层中，被耗尽层中的电场加快到达漏端，是以，穿通击穿的电流也有急剧增大点，这个电流的急剧增大和雪崩击穿时电流急剧增大差别，这时候辰的电流相称于源衬底PN结正向导通时的电流，而雪崩击穿时的电流首要为PN结反向击穿时的雪崩电流，如不作限流，雪崩击穿的电流要大。

(3)穿通击穿普通不会呈现粉碎性击穿。由于穿通击穿场强不到达雪崩击穿的场强，不会发生大批电子空穴对。

(4)穿通击穿普通发生在沟道体内，沟道外表不轻易发生穿通，这首要是由于沟道注入使外表浓度比浓度大构成，以是，对NMOS管普通都有防穿通注入。

(5)普通的，鸟嘴边缘的浓度比沟道中间浓度大，以是穿通击穿普通发生在沟道中间。

(6)多晶栅长度对穿通击穿是有影响的，跟着栅长度增添，击穿增大。而对雪崩击穿，严酷来讲也有影响，可是不那末明显。

2)MOSFET击穿电压-Drain（漏极）->Bulk雪崩击穿

这就纯真是PN结雪崩击穿了(**alancheBreakdown)，首要是漏极反偏电压下使得PN结耗尽区展宽，则反偏电场加在了PN结反偏下面，使得电子加快撞击晶格发生新的电子空穴对(Electron-Holepair)，而后电子持续撞击，如斯雪崩倍增下去致使击穿，以是这类击穿的电流几近疾速增大，I-Vcurve几近垂直上去，很容销毁的。(这点和源漏穿通击穿不一样)

那若何改良这个junctionBV呢以是首要还是从PN结自身特色讲起，必定要下降耗尽区电场，避免碰撞发生电子空穴对，下降电压必定不行，那就只能增添耗尽区宽度了，以是要转变dopingprofile了，这便是为甚么渐变结(Abruptjunction)的击穿电压比缓变结(GradedJunction)的低。这便是学乃至用，别人云亦云啊。

固然除dopingprofile，另有便是doping浓度，浓度越大，耗尽区宽度越窄，以是电场强度越强，那必定就下降击穿电压了。并且另有个纪律是击穿电压凡是是由低浓度的何处浓度影响更大，由于何处的耗尽区宽度大。公式是BV=K*(1/Na+1/Nb)，从公式里也能够或许看出Na和Nb浓度若是差10倍，几近此中一个就可以够或许忽视了。

那现实的process若是发明BV变小，并且确认是从junction走的，那好好查查你的Source（源极）/Drain（漏极）implant了

3)MOSFET击穿电压-Drain（漏极）->Gate（栅级）击穿

这个首要是Drain（漏极）和Gate（栅级）之间的Overlap致使的栅极氧化层击穿，这个有点近似GOX击穿了，固然它更像Polyfinger的GOX击穿了，以是他能够或许更carepolyprofile和sidewalldamage了。固然这个Overlap另有个题目便是GIDL，这个也会进献Leakage使得BV下降。

下面讲的便是MOSFET的击穿的三个通道，凡是BV的case之前两种占大都。

下面讲的都是Off-state下的击穿，也便是Gate（栅级）为0V的时辰，可是有的时辰Gate（栅级）开启下Drain（漏极）加电压太高也会致使击穿的，咱们称之为On-state击穿。这类环境出格喜好发生在Gate较低电压时，或管子方才开启时，并且几近都是NMOS。以是咱们凡是WAT也会测试BVON，不要觉得很奇异，可是测试condition必然要注重，Gate（栅级）不是随意加电压的哦，必须是Vt四周的电压。(本文起头我贴的那张图，Vg越低时on-state击穿越低)有能够或许是Snap-back致使的，只是测试机台limitation没法测试出规范的snap-back曲线。别的也有能够或许是开启刹时电流密度太大，致使大批电子在PN结四周被耗尽区电场加快撞击。

MOSFET击穿电压缘由和防护办法

1、MOS管为甚么会被静电击穿 2、静电击穿是指击穿MOS管G极的那层绝缘层吗 3、击穿就必然短路了吗 4、JFET管静电击穿又是怎样回事。

MOS管一个ESD敏感器件，它自身的输出电阻很高，而栅-源极间电容又很是小，以是极易受外界电磁场或静电的感到而带电(少许电荷就可以够或许在极间电容上构成相称高的电压(想一想U=Q/C)将管子粉碎)，又因在静电较强的场所难于泄放电荷，轻易引发静电击穿。静电击穿有两种体例：一是电压型，即栅极的薄氧化层发生击穿，构成针孔，使栅极和源极间短路，或使栅极和漏极间短路;二是功率型，即金属化薄膜铝条被熔断，构成栅极开路或是源极开路。JFET管和MOS管一样，有很高的输出电阻，只是MOS管的输出电阻更高。

静电放电构成的是短时大电流，放电脉冲的时候常数远小于器件散热的时候常数。是以，当静电放电电流经由进程面积很小的pn结或肖特基结时，将发生很大的刹时功率密度，构成局部过热，有能够或许使局部结温到达乃至跨越资料的本征温度(如硅的熔点1415℃)，使结区局部或多处融化致使pn结短路，器件完整生效。这类生效的发生与否，首要取决于器件内部地区的功率密度，功率密度越小，申明器件越不易遭到毁伤。

反偏pn结比正偏pn结更轻易发生热致生效，在反偏前提下使结粉碎所须要的能量只需正偏前提下的很是之一摆布。这是由于反偏时，大局部功率耗损在结区中间，而正偏时，则多耗损在结区外的体电阻上。对双极器件，凡是发射结的面积比别的结的面积都小，并且结面也比别的结更接近外表，以是经常察看到的是发射结的退步。别的，击穿电压高于100V或泄电流小于1nA的pn结(如JFET的栅结)，比近似尺寸的惯例pn结对静电放电加倍敏感。

一切的东西是绝对的，不是绝对的，MOS管只是绝对别的的器件要敏感些，ESD有一个很大的特色便是随机性，并不是不碰着MOS管都能够或许把它击穿。别的，就算是发生ESD，也不必然会把管子击穿。|

静电的根基物理特色为：

(1)有接收或排挤的气力;

(2)有电场存在，与大地有电位差;

(3)会发生放电电流。

这三种景象即ESD普通会对电子元件构成以下三种景象的影响：

(1)元件吸附尘埃，转变线路间的阻抗，影响元件的功效和寿命;

(2)因电场或电流粉碎元件绝缘层和导体，使元件不能任务(完整粉碎);

(3)因刹时的电场软击穿或电流发生过热，使元件受伤，固然仍能任务，可是寿命受损。以是ESD对MOS管的粉碎能够或许是一，三两种环境，并不必然每次都是第二种环境。

上述这三种环境中，若是元件完整粉碎，必能在出产及品德测试中被发觉而解除，影响较少。若是元件轻细受损，在普通测试中不易被发明，在这类景象下，常会因颠末屡次加工，乃至已在操纵时，才被发明粉碎，岂但查抄不易，并且丧失亦难以展望。静电对电子元件发生的风险不亚于严峻火警和爆炸变乱的丧失。

电子元件及产物在甚么环境下会蒙受静电粉碎能够或许这么说：电子产物从出产到操纵的全进程都蒙受静电粉碎的要挟。从器件制作到插件装焊、零件装联、包装运输直至产物操纵，都在静电的要挟之下。在全部电子产物出产进程中，每个阶段中的每个小步骤，静电敏感元件都能够或许蒙受静电的影响或遭到粉碎，而现实上最首要而又轻易忽视的一点倒是在元件的传递与运输的进程。在这个进程中，运输因挪动轻易裸露在外界电场(如经太高压装备四周、工人挪动频仍、车辆敏捷挪动等)发生静电而遭到粉碎，以是传递与运输进程须要出格注重，以削减丧失，避免无所谓的胶葛。防护的话加齐纳稳压管掩护。

此刻的mos管不那末轻易被击穿，出格是是大功率的vmos,首要是不少都有二极管掩护。vmos栅极电容大，感到不出高压。与枯燥的南边差别，南边湿润不易发生静电。另有便是此刻大大都CMOS器件内部已增添了IO口掩护。但用手间接打仗CMOS器件管脚不是好习气。最少使管脚可焊性变差。

MOSFET击穿电压-MOS管被击穿的处理计划

第一、MOS管自身的输出电阻很高，而栅源极间电容又很是小，以是极易受外界电磁场或静电的感到而带电，而少许电荷便可在极间电容上构成相称高的电压(U=Q/C)，将管子粉碎。固然MOS输出端有抗静电的掩护办法，但仍需谨慎看待，在存储和运输中最好用金属容器或导电资料包装，不要放在易发生静电高压的化工资料或化纤织物中。组装、调试时，东西、仪表、任务台等均应杰出接地。要避免操纵职员的静电搅扰构成的粉碎，如不宜穿尼龙、化纤衣服，手或东西在打仗集成块前最好先接一下地。对器件引线矫直曲折某人工焊接时，操纵的装备必须杰出接地。

第二、MOS电路输出真个掩护二极管，其导通时电流容限普通为1mA，在能够或许呈现过大瞬态输出电流(跨越10mA)时，应串接输出掩护电阻。是以操纵时可选择一个内部有掩护电阻的MOS管应。另有由于掩护电路接收的刹时能量无限，太大的刹时旌旗灯号和太高的静电电压将使掩护电路落空感化。以是焊接时电烙铁必须靠得住接地，以防泄电击穿器件输出端，普通操纵时，可断电后操纵电烙铁的余热停止焊接，并先焊其接地管脚。

MOS是电压驱动元件，对电压很敏感，悬空的G很轻易接管内部搅扰使MOS导通，内部搅扰旌旗灯号对G-S结电容充电，这个细小的电荷能够或许贮存很长时候。在实验中G悬空很风险，良多就由于如许爆管，G接个下拉电阻对地，旁路搅扰旌旗灯号就不会直通了，普通能够或许10~20K。这个电阻称为栅极电阻

感化1：为场效应管供给偏置电压;

感化2：起到泻放电阻的感化(掩护栅极G~源极S)。第一个感化好懂得，这里诠释一下第二个感化的道理：掩护栅极G~源极S：场效应管的G-S极间的电阻值是很大的，如许只需有少许的静电就可以使他的G-S极间的等效电容两头发生很高的电压，若是不实时把这些少许的静电泻放掉，他两真个高压就有能够或许使场效应管发生误举措，乃至有能够或许击穿其G-S极;这时候辰栅极与源极之间加的电阻就可以把上述的静电泻放掉，从而起到了掩护场效应管的感化。MOSFET击穿电压