【分享浏览】细说开关电源的MOSFET挑选 图文并茂

挑选到一款精确的MOSFET，能够很好地节制出产制作本钱，最为首要的是，为产物婚配了一款最得当的元器件，这在产物将来的操纵进程中，将会充实阐扬其“螺丝钉”的感化，确保装备取得最高效、最稳定、最耐久的操纵成果。

DC/DC 开关节制器的MOSFET挑选是一个庞杂的进程。仅仅斟酌MOSFET的额外电压和电流并缺乏以挑选到适合的MOSFET。

要想让 MOSFET 保持在划定规模之内，必须在低栅极电荷和低导通电阻之间取得均衡。在多负载电源体系中，这类环境会变得加倍庞杂。

图1—降压同步开关稳压器道理图

DC/DC 开关电源因其高效力而普遍操纵于古代良多电子体系中。比喻，同时具有一个高侧 FET和低侧 FET 的降压同步开关稳压器，如图 1 所示。这两个 FET 会根据节制器设置的占空比停止开关操纵，旨在到达抱负的输出电压。降压稳压器的占空比喻程式以下：

1) 占空比 (高侧FET,上管) = Vout/(Vin*效力)

2) 占空比 (低侧FET，下管) = 1 – DC (高侧FET)

FET 能够会合成到与节制器一样的统一块芯片中，从而完成一种最为简略的处理计划。可是，为了供给高电流才能及（或）到达更高效力，FET 须要一直为节制器的内部元件。如许便能够完成最大散热才能，由于它让FET物理断绝于节制器，并且具有最大的 FET 挑选矫捷性。它的错误谬误是 FET 挑选进程加倍庞杂，缘由是要斟酌的身分有良多。

一个罕见题目是“为甚么不让这类 10A FET 也用于我的 10A 设想呢？”谜底是这类 10A 额外电流并非合用于一切设想。

挑选 FET 时须要斟酌的身分包含额外电压、环境温度、开关频次、节制器驱动才能和散热组件面积。关头题目是，若是功耗太高且散热缺乏，则 FET 能够会过热动怒。咱们能够操纵封装/散热组件 ThetaJA 或热敏电阻、FET 功耗和环境温度预算某个 FET 的结温，详细体例以下：

3) Tj = ThetaJA * FET 功耗（PdissFET）+ 环境温度（Tambient）

它请求计较 FET 的功耗。这类功耗能够分红两个首要局部：AC 和 DC 消耗。这些消耗能够经由过程以下方程式计较取得：

4) AC消耗: AC 功耗（PswAC）= ? * Vds * Ids * (trise + tfall)/Tsw

此中，Vds 为高侧 FET 的输出电压，Ids 为负载电流，trise 和 tfall 为 FET 的升时辰和降时辰，而Tsw 为节制器的开关时辰（1/开关频次）。

5) DC 消耗: PswDC= RdsOn * Iout * Iout * 占空比

此中，RdsOn 为 FET 的导通电阻，而 Iout 为降压拓扑的负载电流。

其余消耗构成的缘由还包含输出寄生电容、门消耗，和低侧 FET 空载时辰时代导电带来的体二极管消耗，但在本文中咱们将首要会商 AC 和 DC 消耗。

开关电压和电流均为非零时，AC 开关消耗呈现在开关导通和关断之间的过渡时代。图2中高亮局部显现了这类环境。根据方程式 4），下降这类消耗的一种体例是延长开关的升时辰和降时辰。经由过程挑选一个更低栅极电荷的 FET，能够到达这个方针。

别的一个因数是开关频次。开关频次越高，图3所示起落过渡地区所破费的开关时辰百分比就越大。是以，更高频次就象征着更大的AC开关消耗。以是，下降 AC 消耗的别的一种体例便是下降开关频次，但这请求更大且凡是也更高贵的电感来确保峰值开关电流不超越标准。

开关处在导通状况下呈现 DC 消耗，其缘由是 FET 的导通电阻。这是一种非常简略的 I2R 消耗构成机制，如图4所示。可是，导通电阻会随 FET 结温而变更，这便使得这类环境加倍庞杂。以是，操纵方程式 3）、4）和 5）精确计较导通电阻时，就必须操纵迭代体例，并要斟酌到 FET 的温升。

下降 DC 消耗最简略的一种体例是挑选一个低导通电阻的 FET。别的，DC 消耗巨细同FET 的百分比导通时辰成反比例干系，其为高侧 FET节制器占空比加上 1 减去低侧 FET 占空比，如前所述。

由图5咱们能够晓得，更长的导通时辰就象征着更大的DC 开关消耗，是以，能够经由过程减小导通时辰/FET 占空最近下降 DC 消耗。比喻，若是操纵了一其中间 DC 电压轨，并且能够点窜输出电压的环境下，设想职员也许就能够点窜占空比。

虽然挑选一个低栅极电荷和低导通电阻的 FET 是一种简略的处理计划，可是须要在这两种参数之间做一些折衷和均衡。低栅极电荷凡是象征着更小的栅极面积/更少的并联晶体管，和由此带来的高导通电阻。

别的一方面，操纵更大/更多并联晶体管普通会致使低导通电阻，从而发生更多的栅极电荷。这象征着，FET 挑选必须均衡这两种彼此抵触的标准。别的，还必须斟酌本钱身分。

低占空比设想象征着高输出电压，对这些设想而言，高侧 FET 大多时辰均为关断，是以 DC 消耗较低。可是，高 FET 电压带来高 AC 消耗，以是能够挑选低栅极电荷的 FET，即便导通电阻较高。

低侧 FET 大大都时辰均为导通状况，可是 AC 消耗却最小。这是由于，导通/关断时代低侧 FET 的电压因 FET 体二极管而非常地低。是以，须要挑选一个低导通电阻的 FET，并且栅极电荷能够很高。图 7 显现了上述环境。

若是咱们下降输出电压，则咱们能够取得一个高占空比设想，其高侧 FET 大大都时辰均为导通状况，如图 8 所示。这类环境下，DC 消耗较高，请求低导通电阻。根据差别的输出电压，AC 消耗能够并不像低侧 FET 时那样首要，但仍是不低侧 FET 那样低。

是以，依然请求恰当的低栅极电荷。这请求在低导通电阻和低栅极电荷之间做出让步。就低侧 FET 而言，导通时辰最短，且 AC 消耗较低，是以咱们能够根据价钱或体积而非导通电阻和栅极电荷准绳，挑选精确的FET。

假定一个负载点 (POL) 稳压器时咱们能够划定某其中间电压轨的额外输出电压，那末最好处理计划是甚么呢，是高输出电压/低占空比，仍是低输出电压/高占空比呢？操纵差别输出电压对占空比停止调制，同时检查 FET功耗环境。

图9中，高侧 FET 反映曲线图标明，占空比从 25% 增至 40% 时 AC 消耗较着下降，而DC 消耗却线性增添。是以，35% 摆布的占空比，应为挑选电容和导通电阻均衡FET的抱负值。

不时下降输出电压并进步占空比，能够取得最低的AC 消耗和最高的 DC 消耗，就此而言，咱们能够操纵一个低导通电阻的 FET，并折衷挑选高栅极电荷。

如低侧 FET 图10所示，节制器占空比由低下降时 DC 消耗线性下降（低侧 FET 导通时辰更短），高节制器占空比时消耗最小。全数电路板的AC 消耗都很低，是以任何环境下都应挑选操纵低导通电阻的 FET。

请注重：低侧 FET 占空比为 1-节制器占空比，是以低侧 FET 导通时辰随节制器占空比增添而延长。图11显现了咱们将高侧和低侧消耗组合到一路时总效力的变更环境。咱们能够看到，这类环境下，高占空比时组合 FET 消耗最低，并且效力最高。效力从 94.5% 下降至 96.5%。

可怜的是，为了取得低输出电压，咱们必须下降中间电压轨电源的电压，使其占空比增添，缘由是它经由过程一个牢固输出电源供电。是以，如许能够会对消在 POL 取得的局部或全数增益。别的一种体例是不操纵中间轨，而是间接从输出电源到 POL 稳压器，目标是下降稳压器数。这时候，占空比拟低，咱们必须谨慎地挑选FET。

在有多个输出电压和电流请求的电源体系中，环境会加倍庞杂。对照差别 POL 稳压器占空比的效力、本钱和体积。图 12 显现了一个体系，其输出电压为 28V，共有 8 个负载，4 个差别电压，规模为 3.3V 到 1.25V。共有 3 种对照喻法：1）无中间轨，间接经由过程输出电源供给 28V 电压，以完成 POL 稳压器的低占空比；2）操纵 12V 中间轨，POL稳压器中等占空比；

3）操纵 5V 中间轨，高 POL 稳压器占空比。图 13 和表 1 显现了对照成果。这类环境下，无中间轨电源的构架完成了最低本钱，12V中间轨电压的构架取得了最高效力，而 5V 中间轨电压构架则完成了最小体积。

是以，咱们能够看到，对这类大型体系而言，单POL电源环境下咱们所看到的这些参数均不较着的趋势。这是由于，操纵多个稳压器时，除中间轨稳压器自身之外，每一个稳压器都有其差别的负载电流和电压请求，而这些需要能够会彼此抵触。研讨这类环境的最好体例是操纵如 WEBENCH 电源设想师等东西，对差别的选项停止评价。

中间轨电压的差别挑选为 28V（间接操纵输出电源）、12V 和 5V。这会带来差别的 POL 稳压器占空比。

接洽体例：邹师长教师

接洽德律风：0755-83888366-8022

手机：18123972950

QQ：2880195519

接洽地点：深圳市福田区车公庙天安数码城天吉大厦CD座5C1

请搜微信公家号:“KIA半导体”或扫一扫下图“存眷”官方微信公家号

请“存眷”官方微信公家号:供给 MOS管 手艺赞助