MOS管开关电流常识-mosfet管开关电流波形题目阐发

MOS管开关电路

MOS管开关电路是操纵MOS管栅极（g）节制MOS管源极（s）和漏极（d）通断的事理机关的电路。因MOS管分为N沟道与P沟道，以是开关电路也首要分为两种。

P沟道MOS管开关电路

路编辑PMOS的特征，Vgs小于必然的值就会导通，合合用于源极接VCC时的环境（高端驱动）。须要注重的是，Vgs指的是栅极G与源极S的电压，即栅极低于电源必然电压就导通，而非绝对地的电压。可是由于PMOS导通内阻比拟大，以是只合用低功率的环境。大功率依然利用N沟道MOS管。

N沟道mos管开关电路

NMOS的特征，Vgs大于必然的值就会导通，合合用于源极接地时的环境（低端驱动），只要栅极电压大于参数手册中给定的Vgs就能够了，漏极D接电源，源极S接地。须要注重的是Vgs指的是栅极G与源极S的压差，以是当NMOS作为高端驱动时辰，当漏极D与源极S导通时，漏极D与源极S电势相称，那末栅极G必须高于源极S与漏极D电压，漏极D与源极S能力持续导通。

mosfet管开关电流波形题目阐发

图1

这里就用MOSFET取代BJT了，以是ids = ic，Vds=Vce，Coss也便是Cds代表输入电容。简略来讲便是当MOS管一起头导通时输入电容Coss还坚持Vds电压，跟着Ids电流愈来愈大，Vds电压终究坚持不住，起头降落。直到管子完整开启。比拟具体的开启进程是由Miller Plateau构成的，这里借用了网上一些诠释Miller Plateau的图，若是有不清晰的就请包涵了。

阶段1，Vgs 《 Vth，管子是关断的，以是Ids = 0，Vds=high，ig充电Cgs。

阶段2，Vgs 》 Vth，管子开启，Ids从0增添到iL被内部电流源电感钳住，Coss（Cds）上电压不能渐变，坚持Vds。

阶段3，进入Miller plateau，Vgs 》 Vth，管子依然坚持开启，Coss起头discharge，Vds电压起头降落，于此同时Cgd起头被ig充电。Vg坚持稳定。

阶段4，Vd降落到靠近0点，ig持续给ig充电Cgs和Cgd充电。

阶段5，Vg到达gate driver预约的电压，管子开启进程完成。

关断进程和开启进程近似，也会有Miller plateau效应。

咱们能够看到，若是若是MOS管开启时VDS上有原始电压，那末MOS开启进程中就会有Ids和Vds的堆叠，那末会带来Switching Loss。由于Coss上的能量在极短时辰内被开释，电容上能量会丧失掉（换算为Loss为0.5*Coss*Vds^2*fs），并且只要长短零电压开启（Non Zero Voltage Switching），会给PCB和MOS的寄生电感与电容构成的谐振腔（resonant tank）引入比拟大的dv/dt或di/dt鼓励，引发比拟大的ringing，乃至跨越管子的额外电压，销毁管子。

那末咱们能够防止这类环境的产生吗？谜底是能够的，也便是良多人提到的Zero Voltage Switching，固然会支出必然的价格。咱们先看若何能完成软开关开启Zero Voltage Switching Turn on。

图2

完成ZVS turn on很简略，只须要在咱们开启管子前，Vds上的电压为零就好，如许Ids和Vds就不堆叠了，turn on switching loss为零，不high di/dt， dv/dt题目，不ringing，完善！那末若何完成ZVS turn on呢？小我感觉分两种环境会商：1为PWM converter，2为resonant converter（谐振变更器）。

一， 对PWM converter，就拿最简略的两个管子的half bridge（实在也便是buck converter）做例子。

图3

对half bridge 完成ZVS turn on，咱们但愿当上管Q1开启时电流是流进switching node （vsw）的，也便是图中电感电流为负值，当下管Q2开启时咱们但愿电流是流出switching node （vsw）的，也便是电感电流为正值。为甚么如许就能够完成ZVS turn on了呢？咱们就看上管Q1开启进程。若是电感电流iL为负，这时辰辰辰辰辰咱们先封闭Q2，这时辰辰辰辰辰Q1还未开启，在这个deadTIme中iL会charge Q2的Coss，使Vsw举高到Vin，固然不能跨越Vin，由于Q1的body diode会导通，钳位住Vsw到Vin，这时辰辰辰辰辰Q1的Vds便是Vin-Vsw=0，这时辰辰辰辰辰咱们开启Q1就完成ZVS了。

同理对Q2开启时，若是电感电流为正，那末当咱们起首封闭Q1管时，Vsw就会被电感电流拉低到0，由于iL》0， Q2的Coss会discharged到0，而后咱们再开启Q2，就能够到达ZVS了。这里我有一张其余Topology的PWM converter的波形图，也和buck任务事理近似，大要能够看看根基事理，也便是电感电流为负时，Q1能够完成ZVS，让Vsw的ringing比拟小。而当电感电流为正时，完成不了ZVS，Vsw的ringing就比拟大了。

图4

二， 对resonant converter，实在事理近似，咱们也但愿在咱们开启管子前，Vds上的电压为零。那末对resonant converter的half bridge，咱们但愿看到的impedance为inducTIve，也便是理性的，如许switching node流出的电流I就会滞后于电压V，此刻ZVS turn on。

图5

这是由于若是电流I是滞后与电压V的，如许在Q1开启之前电流I为负值就会charge Q2的Coss，同时discharge Q1的Coss，让V到Vin，如许Q1就完成ZVS turn on了。Q2开启之前，电流I为正，也会discharge Q2的Coss，和charge Q1的Coss，让V到0，如许Q2就完成ZVS了。

接洽体例：邹师长教师

接洽德律风：0755-83888366-8022

手机：18123972950

QQ：2880195519

接洽地点：深圳市福田区车公庙天安数码城天吉大厦CD座5C1

请搜微信公家号:“KIA半导体”或扫一扫下图“存眷”官方微信公家号

请“存眷”官方微信公家号:供给 MOS管 手艺赞助