PFC电路布局和道理-MOS的PFC驱动电路设想及注重事变-KIA MOS管
信息来历：本站 日期：2019-10-28
图1为未插手PFC电路的整流电路的道理方框图，图 2 为任务波形。经由进程阐发，咱们能够看出．未加PFC电路的整流电路不变任务今后，只要在市电电压的正负峰值四周二极管才导通，发生脉冲电流。形成离线电源功率因数下降的缘由在于电流的导通角太小，在半个周期内远远小于 180°，进步功率因数就要想法使电流的波形在全部周期内追踪电压的波形。
既然形成导通角太小的缘由是整流器前面接人的大容量滤波电容，有源PFC电路根基思惟便是在整流器和大容量滤波电容之间插手一级低级调剂，把二者停止断绝，此PFC低级调剂变更器输出一个根基不变的DC电压，同时其输出电流能按照和市电一样的正弦纪律变更。
图1
图2
图3所示电路为插手PFC电路的根基布局和任务道理。经由进程比拟，咱们能够比拟明白看出 PFC电路在电源电路布局中的地位和感化。固然PFC电路的详细情势单一，不尽不异，任务情势也不一样（CCM电流持续型、DCM不持续型、CRM临界型），但根基的布局迥然不同，大局部都是接纳升压的 boost 拓扑布局，因为这类电路情势长处比拟多。这也是一种典范的升压开关电路，根基的思惟便是前面说的把整流电路和大滤波电容朋分，经由进程节制PFC开关管的导通使输出电流能跟踪输出电压的变更。
任务道理并不庞杂，完全搞清晰这个根基电路的道理，就能够举一反三，给自力阐发电路打下根本。在这个电路中，PFC 电感L在MOS开关管0导通时贮存能量，在开关管停止时，电感 L 上感到出右正左负的电压，将导通时贮存的能量经由进程升压二极管 Dl 对大的滤波电容充电，输出能量，只不过其输出的电压是不颠末滤波的脉动电压。值得注重的是，平板电视大局部 PFC 电感L上多数并联着一个二极管 D2，该二极管D2具备掩护感化。
图3
大师晓得：PFC电路前面大的储能滤波电容C和PFC电感L是串连的，因为电感L上的电流不能渐变，就对大的滤波电容C的浪涌电流起了限定感化。
PFC是电源拓扑中对MOS请求比拟高的拓扑之一，这是因为：
（1）PFC有比拟宽的输出电压规模。古代电源多数请求在90-264V的全规模交换电压下任务，这象征着MOS既要有充足的耐压品级又要能蒙受较大电流；
（2）PFC的节制环路速率比拟慢，为了光滑100Hz/120Hz的交换整流纹波，PFC反映时候必须到达数十ms。若是节制电路和IC不特地停止优化，启动进程常常会发生很大的打击电流，打击电流可达一般任务时的5-10倍；
（3）在缺少欠压掩护的PFC中，当交换电压降到低于90V良多时，电路仍有能够持续任务，这也会发生很高的开关峰值电流，致使搅扰和应力超越一般规模。图6为典范的PFC电路，图7为PFC启动时，MOSFET漏极的打击电流表示图。
MOSFET的驱动电路已有良多成熟的计划。在现实利用中，出于本钱斟酌，良多驱动电路都接纳比拟简略的芯片直驱计划。可是在大功率和机能请求比拟高的利用中，驱动电路的设想对MOSFET的靠得住性和体系的机能仍有很大影响。
在图8中是最罕见的MOSFET驱动电路，R1，R2是Rg，左图R1+R2是驱动电压回升时的充电电阻，R1零丁作为放电电阻，右图R2零丁作为充电电阻，R1和R2并联作为放电电阻。R3是驱动自放电电阻。C1和C2别离是外加的Cds和Cgs电容。
影响dv/dt的身分有MOS自身特征、开关时的电流峰值，和驱动电路的Rg等。因为AlphaMOS的Ciss出格小，恰当的增大Cgs也是有用改良dv/dt的体例。
固然MOSFET自身可蒙受的dv/dt和di/dt很高，可是按照经历数据标明，经由进程转变Rg和Cgs，节制dv/dt不跨越20V/ns，对应的di/dt不跨越200A/ns，在现实电路中能有较好的任务状况。在效力许可的环境下，dv/dt小于10V/ns，di/dt小于100A/ns更有益于靠得住性，如图9和图10所示。
PFC利用中存在宽输出电压规模，输出电压跳变，和呼合时候慢等特色，轻易呈现比拟大的打击电流。在这类利用中须要出格注重节制峰值电流，一样的驱动参数下，峰值电流越大，开关的dv/dt和di/dt越大。要按照现实利用中的最大峰值电流来调剂驱动参数。在设想中，要监测最大打击电流下的开关波形，以肯定是不是须要调剂驱动参数，使MOSFET任务在较好的状况。
经由进程漏源极增添额定的电容也能够比拟轻易地减小dv/dt。在正激有源拑位，桥式软开关，谐振类电路中，适合的漏源极电容有助于开关状况的优化。而在PFC和反激类电路中则须要谨慎处置，要和效力停止恰当的均衡。在效力许可的规模内，经由进程增大漏源极电容还能够有用地削减EMI。
因为AlphaMOS的高速开关特征，和极低的Ciss和Crss，AlphaMOS更轻易受layout不良而致使驱动遭到搅扰。这类搅扰常常是因为高频高压的走线和驱动走线靠的太近。使得漏极的高dv/dt旌旗灯号经由进程耦合缩小的Cgd进入驱动旌旗灯号。如图11和图12所示。
驱动端加磁珠是种简略公道的体例，能够按捺驱动端受搅扰发生的尖刺。倡议将磁珠安排在尽能够接近MOS驱动真个地位。TO220等插件封装能够接纳套管式磁珠，贴片封装的MOS能够接纳近似贴片电阻巨细的SMD磁珠。拔取磁珠须要查阅其数据手册，确保能够经由进程最少3A的电流，其峰值按捺频次应在30-100MHz。凡是环境下磁珠并不会对驱动波形发生影响，当MOS下流过很大电流致使搅扰俄然增大时，磁珠才起感化。
对有图腾柱驱动或三极管赞助放电的驱动电路，起到赞助和加强感化的电路元件要尽能够接近MOS。出格是地线，要间接单点与MOS的源级毗连，必然要尽可能防止在驱动的地线回路上有主功率局部的电流经由进程，不然，主功率回路中的大电流会耦合到驱动回路中，形成驱动的误守旧和误关断。节制芯片的驱动旌旗灯号则要阔别高压高频走线。
接洽体例：邹师长教师
接洽德律风：0755-83888366-8022
手机：18123972950
QQ：2880195519
接洽地点：深圳市福田区车公庙天安数码城天吉大厦CD座5C1
请搜微信公家号:“KIA半导体”或扫一扫下图“存眷”官方微信公家号
请“存眷”官方微信公家号:供给 MOS管 手艺赞助
