MOSFET管开关电流波形题目及MOSFET根基特征 任务事理详解-KIA MOS管
信息来历：本站 日期：2019-07-05
1、MOSFET的布局
MOSFET的内部布局和电气标记如图1所示；其导通时只需一种极性的载流子（多子）到场导电，是单极型晶体管。导机电理与小功率mos管不异，但 布局上有较大区分，小功率MOSFET管是横向导电器件，功率MOSFET多数接纳垂直导电布局，又称为VMOSFET（Vertical MOSFET），大大进步了MOSFET器件的耐压和耐电流能力。
按垂直导电布局的差别，又分为操纵V型槽完成垂直导电的VVMOSFET和具备垂直导电双分散MOS布局的VDMOSFET（Vertical Double-diffused MOSFET），本文首要以VDMOS器件为例停止会商。
功率MOSFET为多元集成布局，如国际整流器公司（International Rectifier）的HEXFET接纳了六边形单位；西门子公司（Siemens）的SIPMOSFET接纳了正方形单位；摩托罗拉公司 （Motorola）的TMOS接纳了矩形单位按“品”字形摆列。
2、MOSFET的任务事理
停止：漏源极间加正电源，栅源极间电压为零。P基区与N漂移区之间构成的PN结J1反偏，漏源极之间无电流流过。
导电：在栅源极间加正电压UGS，栅极是绝缘的，以是不会有栅极电流流过。但栅极的正电压会将其上面P区中的空穴推开，而将P区中的少子—电子吸收到栅极上面的P区外表
当UGS大于UT（开启电压或阈值电压）时，栅极下P区外表的电子浓度将跨越空穴浓度，使P型半导体反型成N型而成为反型层，该反型层构成N沟道而使PN结J1消逝，漏极和源极导电。
MOS管开关电路是操纵MOS管栅极（g）节制MOS管源极（s）和漏极（d）通断的事理机关的电路。因MOS管分为N沟道与P沟道，以是开关电路也首要分为两种。
1、 P沟道MOS管开关电路
路编辑PMOS的特征，Vgs小于必然的值就会导通，合合用于源极接VCC时的环境（高端驱动）。须要注重的是，Vgs指的是栅极G与源极S的电压，即栅极低于电源必然电压就导通，而非绝对地的电压。可是由于PMOS导通内阻比拟大，以是只合用低功率的环境。大功率依然利用N沟道MOS管。
2、 N沟道mos管开关电路
NMOS的特征，Vgs大于必然的值就会导通，合合用于源极接地时的环境（低端驱动），只需栅极电压大于参数手册中给定的Vgs就能够了，漏极D接电源，源极S接地。须要注重的是Vgs指的是栅极G与源极S的压差，以是当NMOS作为高端驱动时辰，当漏极D与源极S导通时，漏极D与源极S电势相称，那末栅极G必须高于源极S与漏极D电压，漏极D与源极S能力持续导通。
MOSFET管开关电流波形题目剖析以下：
这里就用MOSFET取代BJT了，以是ids = ic，Vds=Vce，Coss也便是Cds代表输入电容。简略来讲便是当MOS管一起头导通时输入电容Coss还坚持Vds电压，跟着Ids电流愈来愈大，Vds电压终究坚持不住，起头降落。直到管子完整开启。比拟具体的开启进程是由Miller Plateau构成的，这里借用了网上一些诠释Miller Plateau的图，若是有不清晰的就请包涵了。
阶段1，Vgs 《 Vth，管子是关断的，以是Ids = 0，Vds=high，ig充电Cgs。
阶段2，Vgs 》 Vth，管子开启，Ids从0增添到iL被内部电流源电感钳住，Coss（Cds）上电压不能渐变，坚持Vds。
阶段3，进入Miller plateau，Vgs 》 Vth，管子依然坚持开启，Coss起头discharge，Vds电压起头降落，于此同时Cgd起头被ig充电。Vg坚持稳定。
阶段4，Vd降落到靠近0点，ig持续给ig充电Cgs和Cgd充电。
阶段5，Vg到达gate driver预约的电压，管子开启进程完成。
关断进程和开启进程类似，也会有Miller plateau效应。
咱们能够看到，若是若是MOS管开启时VDS上有原始电压，那末MOS开启进程中就会有Ids和Vds的堆叠，那末会带来Switching Loss。由于Coss上的能量在极短时辰内被开释，电容上能量会丧失掉（换算为Loss为0.5*Coss*Vds^2*fs），并且只需长短零电压开启（Non Zero Voltage Switching），会给PCB和MOS的寄生电感与电容构成的谐振腔（resonant tank）引入比拟大的dv/dt或di/dt鼓励，引发比拟大的ringing，乃至跨越管子的额外电压，销毁管子。
那末咱们能够防止这类环境的产生吗？谜底是能够的，也便是良多人提到的Zero Voltage Switching，固然会支出必然的价格。咱们先看若何能完成软开关开启Zero Voltage Switching Turn on。
完成ZVS turn on很简略，只须要在咱们开启管子前，Vds上的电压为零就好，如许Ids和Vds就不堆叠了，turn on switching loss为零，不high di/dt， dv/dt题目，不ringing，完善！那末若何完成ZVS turn on呢？小我感觉分两种环境会商：1为PWM converter，2为resonant converter（谐振变更器）。
一、对PWM converter，就拿最简略的两个管子的half bridge（实在也便是buck converter）做例子。
对half bridge 完成ZVS turn on，咱们但愿当上管Q1开启时电流是流进switching node （vsw）的，也便是图中电感电流为负值，当下管Q2开启时咱们但愿电流是流出switching node （vsw）的，也便是电感电流为正值。为甚么如许就能够完成ZVS turn on了呢？咱们就看上管Q1开启进程。
若是电感电流iL为负，这时辰辰辰辰辰咱们先封闭Q2，这时辰辰辰辰辰Q1还未开启，在这个deadTIme中iL会charge Q2的Coss，使Vsw举高到Vin，固然不能跨越Vin，由于Q1的body diode会导通，钳位住Vsw到Vin，这时辰辰辰辰辰Q1的Vds便是Vin-Vsw=0，这时辰辰辰辰辰咱们开启Q1就完成ZVS了。同理对Q2开启时，若是电感电流为正，那末当咱们起首封闭Q1管时，Vsw就会被电感电流拉低到0，由于iL》0， Q2的Coss会discharged到0，而后咱们再开启Q2，就能够到达ZVS了。
这里我有一张其余Topology的PWM converter的波形图，也和buck任务事理类似，大要能够看看根基事理，也便是电感电流为负时，Q1能够完成ZVS，让Vsw的ringing比拟小。而当电感电流为正时，完成不了ZVS，Vsw的ringing就比拟大了。
二， 对resonant converter，实在事理类似，咱们也但愿在咱们开启管子前，Vds上的电压为零。那末对resonant converter的half bridge，咱们但愿看到的impedance为inducTIve，也便是理性的，如许switching node流出的电流I就会滞后于电压V，此刻ZVS turn on。
这是由于若是电流I是滞后与电压V的，如许在Q1开启之前电流I为负值就会charge Q2的Coss，同时discharge Q1的Coss，让V到Vin，如许Q1就完成ZVS turn on了。Q2开启之前，电流I为正，也会discharge Q2的Coss，和charge Q1的Coss，让V到0，如许Q2就完成ZVS了。
总结起来，要完成ZVS turn on，对PWM，须要电感电流为负，并且须要充足的deadTIme；对resonant converter，须要impedance为inducTIve，并且也须要deadtime。那末有人能够要问，对PWM converter究竟电感电流为多负？deadtime最少为几多能够保障ZVS？对resonant converter， impedance 究竟为几多？deadtime为几多能够保障ZVS？
要回覆这个定量题目，实在是不那末简略的。对PWM converter，参考quasi-square-wave
ZVS buck converters，咱们是能够画出state plane，而后按照state plane图的多少干系定量阐发出来的，可长短常烦琐，经常是七八个三角函数等式求解。以是我小我鄙意，在设想上，就让开关频次小点，电感值小点，让电感电流ripple充足大，能到达负值就差未几了。对resonant
converter，却是能够简略地经由进程积分体例，算出i与t的积分，让这个it积分大于Coss上的charge就行。比方已知impedance，算出V与I的phase shift，而后换算成时辰td，而后在td上对电感电流停止积分，只需这个积分大于即是Coss*Vin就好了。
说了soft switching， ZVS这么多好处，咱们谈谈soft switching的弊病。对PWM converter咱们能够看到为了完成ZVS，咱们减小了电感值，让电感电流ripple变大，终究到达负值，完成了ZVS，可是支出的价格便是inductor current的RMS值变大，各个元器件的导通消耗（conduction loss）变大，以是咱们是就义了conduction loss调换switching loss和小ringing。
并且若是输入电流越大，咱们须要完成ZVS的难度更大，须要进一步增大ripple，构成RMS电流进一步增大，很有能够得失相当，构成converter全体效力降落。对resonant converter，在频次很高的环境下，偶然辰须要让impedance很是inductive，也便是I滞后于V很是利害能力有充足的charge q来完成ZVS，这实在也是变相降落了有功功率的传输，由于V和I的phase lag比拟大，构成了converter的circulating current比拟大，RMS电流值增大，也是增大了conduction loss。
以是在设想或斟酌ZVS等soft switching时须要对体系有个全体loss的掌握，在conduction loss和switching loss之间做好trade-off，如许能力设想出效力最高，最棒的converter。
漏极电流ID和栅源间电压UGS的干系称为MOSFET的转移特征，ID较大时，ID与UGS的干系类似线性，曲线的斜率界说为跨导Gfs MOSFET的漏极伏安特征（输入特征）：停止区（对应于GTR的停止区）；饱和区（对应于GTR的缩小区）；非饱和区（对应于GTR的饱和区）。
电力 MOSFET任务在开关状况，即在停止区和非饱和区之间往返转换。电力MOSFET漏源极之间有寄生二极管，漏源极间加反向电压时器件导通。电力 MOSFET的通态电阻具备正温度系数，对器件并联时的均流有益。
守旧进程；守旧提早时辰td(on) —up前沿时辰到uGS=UT并起头呈现iD的时辰间的时辰段；
回升时辰tr— uGS从uT回升到MOSFET进入非饱和区的栅压UGSP的时辰段；iD稳态值由漏极电源电压UE和漏极负载电阻决议。UGSP的巨细和iD的稳态值有关，UGS到达UGSP后，在up感化下持续降低直至到达稳态，但iD已稳定。守旧时辰ton—守旧提早时辰与回升时辰之和。
关断提早时辰td(off) —up降落到零起，Cin经由进程Rs和RG放电，uGS按指数曲线降落到UGSP时，iD起头减小为零的时辰段。降落时辰tf— uGS从UGSP持续降落起，iD减小，到uGS关断时辰toff—关断提早时辰和降落时辰之和。
接洽体例：邹师长教师
接洽德律风：0755-83888366-8022
手机：18123972950
QQ：2880195519
接洽地点：深圳市福田区车公庙天安数码城天吉大厦CD座5C1
请搜微信公家号:“KIA半导体”或扫一扫下图“存眷”官方微信公家号
请“存眷”官方微信公家号:供给 MOS管 手艺赞助
