LLC串连谐振

MOSFET电容

电容（Capacitance）亦称作“电容量”，是指在给定电位差下的电荷蕴藏量，记为C，国际单元是法拉（F）。普通来讲，电荷在电场中会受力而挪动，当导体之间有了介质，则障碍了电荷挪动而使得电荷积累在导体上，形成电荷的积累贮存，贮存的电荷量则称为电容。

电容是指包容电场的才能。任何静电场都是由很多个电容组成，有静电场就有电容，电容是用静电场描写的。普通以为：伶仃导体与无限远处组成电容，导体接地等效于接到无限远处，并与大地毗连成全体。

电容（或称电容量）是表现电容器包容电荷身手的物理量。电容从物理学上讲，它是一种静态电荷存储介质，能够或许电荷会永远存在，这是它的特点，它的用处较广，它是电子、电力范畴中不可贫乏的电子元件。首要用于电源滤波、旌旗灯号滤波、旌旗灯号耦合、谐振、滤波、弥补、充放电、储能、隔直流等电路中。

LLC谐振半桥任务道理

LLC串连谐振

上图别离给出了 LLC 谐振变更器的电路图和任务波形。图1中包含两个功率 MOSFET（S1 和S2），其占空比都为0.5；谐振电容 Cs，副边匝数相称的中间抽头变压器 Tr，Tr 的漏感Ls，激磁电感 Lm，Lm 在某个时辰段也是一个谐振电感，是以，在 LLC谐振变更器中的谐振元件首要由以上3个谐振元件组成，即谐振电容 Cs，电感 Ls 和激磁电感 Lm；半桥全波整流二极管 D1 和 D2，输入电容 Cf。LLC 变更器的稳态任务道理以下：

（1）（t1，t2）当t=t1 时，S2 关断，谐振电流给S1的寄生电容放电，一向到S1上的电压为零，而后S1 的体内二级管导通。此阶段D1导通，Lm上的电压被输入电压钳位，是以，只要Ls和Cs到场谐振。

LLC串连谐振

（2）（t2，t3）当t=t2 时，S1在零电压的前提下导通，变压器原边蒙受正向电压；D1延续导通，S2及D2 停止。此时 Cs和Ls到场谐振，而Lm不到场谐振。

（3）（t3，t4）当t=t3 时，S1依然导通，而 D1与D2 处于关断状况，Tr 副边与电路脱开，此时Lm，Ls和 Cs 一路到场谐振。现实电路中 Lm>>Ls,是以，在这个阶段能够或许以为激磁电流协调振电流都坚持不变。

（4）（t4，t5）当t=t4 时，S1关断，谐振电流给S2的寄生电容放电，一向到S2上的电压为零，而后S2 的体内二级管导通。此阶段 D2 导通，Lm 上的电压被输入电压钳位，是以，只要 Ls 和Cs 到场谐振。

（5）（t5，t6）当t=t5 时，S2 在零电压的前提下导通，Tr 原边蒙受反向电压；D2延续导通，而S1和D1 停止。此时仅 Cs和Ls 到场谐振，Lm上的电压被输入电压箝位，而不到场谐振。

（6）（t6，t7）当 t=t6 时，S2依然导通，而D1和D2处于关断状况，Tr 副边与电路脱开，此时 Lm，Ls和Cs 一路到场谐振。现实电路中Lm>>Ls，是以，在这个阶段能够或许以为激磁电流协调振电流都坚持不变。

LLC串连谐振电路

LLC串连谐振电路，根据电路道理，电感电容串连或并联能够或许组成谐振电路，使得在电源为直流电源时，电路中得电流根据正弦纪律变更。因为电流或电压按正弦纪律变更，存在过零点，若是此时开关器件守旧或关断，发生的消耗就为零。下边就阐发今朝所利用的LLC谐振半桥电路。根基电路以下图所示：

LLC串连谐振

此中Cr，Lr，Lm组成谐振腔（Resonant?tank），即所谓的LLC，Cr起隔直电容的感化，同时均衡变压器磁通，防止饱和。

MOSFET电容对LLC串连谐振电路的感化

LLC的上风之一便是能够或许在比拟宽的负载规模内完成原边MOSFET的零电压守旧（ZVS），MOSFET的守旧消耗现实上就降为零了。要保障LLC原边MOSFET的ZVS，须要知足以下三个根基前提：

1）高低开关管50%占空比，1800对称的驱动电压波形；

2）理性谐振腔并有充足的理性电流；

3）要有充足的死区时辰保持ZVS。

图a)是典范的LLC串连谐振电路。图b)是理性负载下MOSFET的任务波形。因为理性负载下，电流相位上会超前电压，是以保障了MOSFET运转的ZVS。要保障MOSFET运转在理性区，谐振电感上的谐振电流必须充足大，以确保MOSFET源漏间等效的寄生电容上存储的电荷能够或许在死区时辰内被完整开释清洁。

LLC串连谐振

当原边的MOSFET都处于关断状况时，串连谐振电路中的谐振电流会对开关管MOSFET的等效输入电容停止充放电。MOSFET都关断时的等效电路以下图所示：

LLC串连谐振

经由进程对上图的阐发，能够或许得出须要知足ZVS的两个须要前提，以下：

LLC串连谐振

公式看上去固然简略，可是一个对MOSFET等效输入电容Ceq的现实环境，便是MOSFET的等效寄生电容是源漏极电压Vds的函数，之前的文章对MOSFET的等效寄生电容停止过具体的现实和现实先容。，也便是说，等效电容值的巨细会跟着Vds的变更而变更。以下图所示，以Infineon的IPP60R190P6为例：

LLC串连谐振

LLC串连谐振电路MOSFET的Vds放电进程分为四个阶段，以下图所示， (I) 380V-300V; (II) 300V-200V; (III) 200V-100V; (IV)100V-0V。

LLC串连谐振

从图中能够或许看出，(I)和(IV)两局部占有了Vds放电时辰的快要2/3，此时谐振腔的电感电流根基不变。这两局部之以是占有了Vds放电的大局部时辰，首要缘由在于当Vds降落到靠近于0的时辰，MOFET源漏间的寄生电容Coss会指数的增添。是以要完整开释掉这一局部的电荷，须要更长的LLC谐振周期和开释时辰。

是以挑选适合的MOSFET(充足小的等效寄生电容)，对ZVS的完成相当首要，特别是当Vds靠近于0的时辰，等效输入电容要充足小，如许还能够或许进一步降落死区时辰并进步LLC的任务效力。

下图进一步申明若何挑选适合的ZVS计划。

LLC串连谐振

图（a）：抱负的ZVS波形；

图（b）：Vds还没降落到0，Vgs已呈现。此种环境下，LLC串连谐振就会发僵硬开关。应答之策须要削减变压器的励磁电流，或恰当增添死区时辰（若是IC选定，死区时辰普通就牢固了）；

图（c）：完成了ZVS，可是谐振腔的电流缺乏以保持MOSFET体内二极管的延续导通。

图（d）死区时辰过于长了，会降落全部LLC的任务效力。

总之，MOSFET的等效输入电容对LLC原边MOSFET ZVS的完成是相当首要的。若是MOSFET已选定，谐振腔须要细心计较、调试和设定，并拔取适合的死区时辰，来笼盖一切负载的利用规模。现实利用中对稳态运转的硬开关都能够或许经由进程设想停止批改从而到达不变运转的设想目标。可是开机进程中的硬开关（软启高频到低频进程中），特别是开机进程中的头几个开关周期，对有些设想和计划，硬开关是防止不了的。