MOS管栅极-MOS管栅极驱动电阻若何设想与栅极检测-KIA MOS管
信息来历：本站 日期：2018-12-06
由金属细丝组成的筛网状或螺旋状电极。多极电子管中摆列在阳极和阴极之间的一个或多个具备细丝网或螺旋线外形的电极，起节制阴极外表电场强度从而转变阴极发射电子或捕获二次喷射电子的感化。
场效应管按照三极管的道理开辟出的新一代缩小元件，有3个极性，栅极，漏极，源极，它的特色是栅极的内阻极高，接纳二氧化硅资料的能够到达几百兆欧，属于电压节制型器件。场效应晶体管（FieldEffectTransistor缩写(FET)）简称场效应管。由大都载流子到场导电，也称为单极型晶体管。它属于电压节制型半导体器件。
MOS管的等效电路模子及寄生参数如图1所示。图1中各局部的物理意思为：
（1）LG和LG代表封装端到现实的栅极线路的电感和电阻。
（2）C1代表从栅极到源端N+间的电容，它的值是由布局所牢固的。
（3）C2+C4代表从栅极到源极P区间的电容。C2是电介质电容，共值是牢固的。而C4是由源极到漏极的耗尽区的巨细决议，并随栅极电压的巨细而转变。当栅极电压从0升到开启电压UGS（th）时，C4使全部栅源电容增添10%～15%。
（4）C3+C5是由一个牢固巨细的电介质电容和一个可变电容组成，当漏极电压转变极性时，其可变电容值变得相称大。
（5）C6是随漏极电压变更的漏源电容。
MOS管输出电容（Ciss）、跨接电容（Crss）、输出电容（Coss）和栅源电容、栅泄电容、漏源电容间的干系以下：
开关管的开关形式电路如图2所示，二极管可是外接的或MOS管固有的。开关管在守旧时的二极管电压、电流波形如图3所示。在图3的阶段1开关管关断，开关电流为零，此时二极管电流和电感电流相称；在阶段2开关导通，开关电流回升，同时二极管电流降落。开关电流回升的斜率和二极管电流降落的斜率的相对值不异，标记相反；
在阶段3开关电流持续回升，二极管电流持续降落，并且二极管电流标记转变，由正转到负；在阶段4，二极管从负的反向最大电流IRRM起头减小，它们斜率的相对值相称；在阶段5开关管完整守旧，二极管的反向规复实现，开关管电流即是电感电流。
图4是存储电荷高或低的两种二极管电流、电压波形。从图中能够看出存储电荷少时，反向电压的斜率大，并且会发生无害的振动。而前置电流低则存储电荷少，即在空载或轻载时是最坏前提。以是停止优化驱动电路设想时应侧重斟酌前置电流低的环境，即空载或轻载的环境，应使这时辰候二极管发生的振动在可接受规模内。
MOS管栅极电荷QG是使栅极电压从0升到10V所需的栅极电荷，它能够表现为驱动电流值与守旧时辰之积或栅极电容值与栅极电压之积。此刻大局部MOS管的栅极电荷QG值从几十纳库仑到一、两百纳库仑。
MOS管栅极电荷QG包罗了两个局部：栅极到源极电荷QGS；栅极到漏极电荷QGD—即“Miller”电荷。QGS是使栅极电压从0升到门限值（约3V）所需电荷；QGD是漏极电压降落时降服“Miller”效应所需电荷，这存在于UGS曲线比拟平展的第二段（如图5所示），此时栅极电压不变、栅极电荷储蓄积累而漏极电压急聚降落，也便是在这时辰候候须要驱动尖峰电流限定，这由芯片外部实现或外接电阻实现。现实的QG还能够略大，以减小等效RON，可是太大也有益，以是10V到12V的驱动电压是比拟公道的。这还包罗一个首要的现实：须要一个高的尖峰电流以减小MOS管消耗和转换时辰。
首要是的对IC来讲，MOS管的均匀电容负荷并不是MOS管的输出电容Ciss,而是等效输出电容Ceff(Ceff=QG/UGS)，即全部0<UGS<UGS(th)的等效电容，而Ciss只是UGS=0时的等效电容。
漏极电流在QG波形的QGD阶段呈现，该段漏极电压仍然很高，MOS管的消耗该段最大，并随UDS的减小而减小。QGD的大局部用来减小UDS从关断电压到UGS(th)发生的“Miller”效应。QG波形第三段的等效负载电容是：
在大大都的开关功率利用电路中，当栅极被驱动，开关导通时漏极电流回升的速率是漏极电压降落速率的几倍，这将造胜利率消耗增添。为了处理题目能够增添栅极驱动电流，但增添栅极驱动回升斜率又将带来过冲、振荡、EMI等题目。优化栅极驱动设想，恰是在相互抵触的请求中追求一个均衡点，而这个均衡点便是开关导通时漏极电流回升的速率和漏极电压降落速率相称如许一种波形，抱负的驱动波形如图6所示。
图6的UGS波形包含了如许几局部：UGS第一段是疾速回升到门限电压；UGS第二段是比拟缓的回升速率以减慢漏极电流的回升速率，但此时的UGS也必须知足所需的漏极电流值；UGS第四段疾速回升使漏极电压疾速降落；UGS第五段是充电到最初的值。固然，要获得完整一样的驱动波形是很坚苦的，可是能够获得一个大要的驱动电流波形，其回升时辰即是抱负的漏极电压降落时辰或漏极电流回升的时辰，并且具备充沛的尖峰值来充电开关时代的较大等效电容。该栅极尖峰电流IP的计较是：电荷必须完整知足开关期间的寄生电容所需。
在笔者设想的48V50A电路中接纳双晶体管正激式变更电路，其开关管接纳IXFH24N50，其参数为：
按照如前所述，驱动电压、电流的抱负波形不应当是一条直线，而应当是如图6所示的波形。尝试波形见图7。
本文具体先容了MOS管的电路模子、开关进程、输出输出电容、等效电容、电荷存储等对MOS管驱动波形的影响，及按照这些参数对驱动波形的影响停止的驱动波形的优化设想实例，获得了较好的现实结果。
影响MOSFET开关速率除其自身固有Tr,Tf外,另有一个首要的参数:Qg (栅极总静电荷容量).该参数与栅极驱动电路的输出内阻共同组成了一个时辰参数,影响着MOSFET的机能(你主板的MOSFET的栅极驱动电路就集成在IRU3055这块PWM节制芯片内); r6 @0 k" S/ l3 }4 u, r/ W
厂家给出的Tr,Tf值,是在栅极驱动内阻小到能够疏忽的环境下测出的,现实利用中就不一样了,出格是栅极驱动集成在PWM芯片中的电路,从PWM到MOSFET栅极的布线的宽度,长度,城市深入影响MOSFET的机能.若是PWM的输出内阻原来就不低,加上MOS管的Qg又大,那末不管其Tr,Tf若何优异,都能够会大大增添回升和降落的时辰 。
偶以为,BUCK同步变更器中,高侧MOS管的Qg比RDS等其余参数更首要,别的,栅极驱动内阻与Qg的共同也很首要,必然 水平上便是由它的充电时辰决议高侧MOSFET的开关速率和消耗..
看从哪一个角度动身。电荷泻加快，申明时辰常数大。时辰常数是Ciss与Rgs的乘积。栅源极绝缘电阻大，申明制作工艺节制较好，资料、芯片和管壳封装的外表杂质少，泄电少。时辰常数大，栅源极等效输出电容也大。栅源极等效输出电容，与管芯尺寸成反比并与管芯设想有关。凡是，管芯尺寸大，Ron(导通电阻)小、跨导（增益）大。栅源极等效电容大，会增添开关时辰、下降开关机能、下降任务速率、增添功率消耗。Ciss与电荷注入率成反比，能够还与外加电压有关并具备非线性等。以上，均是在不异前提下的对照。从利用角度动身，划一价钱，大都设想但愿选用3个等效电容（包含Ciss）小的器件。Ciss=Cgd+Cgs，充放电时辰上也有前后，先是Cgs布满，而后是Cgd。
电子密度的变更
FET经由进程影响导电沟道的尺寸和外形，节制从源到漏的电子流（或空穴流）。沟道是由（是不是）加在栅极和源极的电压而缔造和影响的（为了会商的简洁，这默许体和源极是相连的）。导电沟道是从源极到漏极的电子流。
耗尽形式
在一个n沟道"耗尽形式"器件，一个负的栅源电压将构成一个耗尽区去拓展宽度，自边境侵犯沟道，使沟道变窄。若是耗尽区扩大至完整封闭沟道，源极和漏极之间沟道的电阻将会变得很大，FET就会像开关一样有用的封闭（如右图所示，当栅极电压很低时，导电沟道几近不存在）。近似的，一个正的栅源电压将增大沟道尺寸，而使电子更轻易流过（如上图所示，当栅极电压充沛高时，沟道导通）。
加强形式
相反的，在一个n沟道"加强形式"器件中，一个正的栅源电压是制作导电沟道所必需的，由于它不能够在晶体管中天然的存在。正电压吸收了体中的自在挪动的电子向栅极活动，构成了导电沟道。可是起首，充沛的电子须要被吸收到栅极的四周地区去匹敌加在FET中的搀杂离子；这构成了一个不活动载流子的被称为耗尽区的地区，这类景象被称为FET的阈值电压。更高的栅源电压将会吸收更多的电子经由进程栅极，则会制作一个从源极到漏极的导电沟道；这个进程叫做"反型"。
1．筹办任务丈量之前，先把人体对地短路后，能力摸触MOSFET的管脚。最好在手段上接一条导线与大地连通，令人体与大地坚持等电位。再把管脚分隔，而后拆掉导线。
2．鉴定电极将万用表拨于R×100档，起首肯定栅极。若某脚与别的脚的电阻都是无限大，证实此脚便是栅极G。互换表笔重丈量，S-D之间的电阻值应为几百欧至几千欧，此中阻值较小的那一次，黑表笔接的为D极，红表笔接的是S极。日本出产的3SK系列产物，S极与管壳接通，据此很轻易肯定S极。
电子管栅极的检测：
1．以额外电压点亮灯丝并预热数十秒。
2．万用表置于Rx100档，以黑表笔打仗栅极，红表笔打仗阴极。若是呈现一个不变的示数，则证实电子管根基是一般的。不异前提下同新管测得的数值停止比拟能够大抵得出管子的老化水平。
接洽体例：邹师长教师
接洽德律风：0755-83888366-8022
手机：18123972950
QQ：2880195519
接洽地点：深圳市福田区车公庙天安数码城天吉大厦CD座5C1
请搜微信公家号:“KIA半导体”或扫一扫下图“存眷”官方微信公家号
请“存眷”官方微信公家号:供给 MOS管 手艺赞助
