mos典范驱动电路详解 mos布局与品种、导通特征剖析-KIA MOS管
信息来历：本站 日期：2018-11-28
在利用MOS管设想开关电源或马达驱动电路的时辰，大局部人城市斟酌MOS的导通电阻，最大电压等，最大电流等，也有良多人仅仅斟酌这些身分。如许的电路或许是能够或许任务的，但并不是优异的，作为正式的产物设想也是不许可的。
MOSFET管是FET的一种（另外一种是JFET），能够或许被制形成加强型或耗尽型，P沟道或N沟道共4品种型，但现实利用的只需加强型的N沟道MOS管和加强型的P沟道MOS管，以是凡是提到NMOS，或PMOS指的便是这两种。
至于为甚么不利用耗尽型的MOS管，不倡议寻根究底。
对这两种加强型MOS管，比拟经常利用的是NMOS。缘由是导通电阻小，且轻易制作。以是开关电源和马达驱动的利用中，普通都用NMOS。下面的先容中，也多以NMOS为主。
MOS管的三个管脚之间有寄生电容存在，这不是咱们须要的，而是因为制作工艺限定发生的。寄生电容的存在使得在设想或挑选驱动电路的时辰要费事一些，但不方法防止，后边再具体先容。
在MOS管道理图上能够或许看到，漏极和源极之间有一个寄生二极管。这个叫体二极管，在驱动理性负载（如马达），这个二极管很重要。趁便说一句，体二极管只在单个的MOS管中存在，在集成电路芯片外部凡是是不的。
导通的意义是作为开关，相称于开关闭合。
NMOS的特征，Vgs大于必然的值就会导通，适合用于源极接地时的环境（低端驱动），只需栅极电压到达4V或10V就能够或许了。
PMOS的特征，Vgs小于必然的值就会导通，适合用于源极接VCC时的环境（高端驱动）。可是，固然PMOS能够或许很便利地用作高端驱动，但因为导通电阻大，价钱贵，替代品种少等缘由，在高端驱动中，凡是仍是利用NMOS。
MOS管驱动电路不论是NMOS仍是PMOS，导通后都有导通电阻存在，如许电流就会在这个电阻上耗损能量，这局部耗损的能量叫做导通消耗。挑选导通电阻小的MOS管会减小导通消耗。此刻的小功率MOS管导通电阻普通在几十毫欧摆布，几毫欧的也有。
MOS在导通和停止的时辰，必然不是在刹时完成的。MOS两头的电压有一个降落的进程，流过的电流有一个回升的进程，在这段时辰内，MOS管的丧失是电压和电流的乘积，叫做开关丧失。凡是开关丧失比导通丧失大良多，并且开关频次越快，丧失也越大。
导通刹时电压和电流的乘积很大，形成的丧失也就很大。延长开关时辰，能够或许减小每次导通时的丧失；下降开关频次，能够或许减小单元时辰内的开关次数。这两种方法都能够或许减小开关丧失。
跟双极性晶体管比拟，普通以为使MOS管导通不须要电流，只需GS电压高于必然的值，就能够或许了。这个很轻易做到，可是，咱们还须要速率。
在MOS管的布局中能够或许看到，在GS，GD之间存在寄生电容，而MOS管的驱动，现实上便是对电容的充放电。对电容的充电须要一个电流，因为对电容充电刹时能够或许把电容当作短路，以是刹时电流会比拟大。挑选/设想MOS管驱动时第一要注重的是可供给刹时短路电流的巨细。
MOS管驱动电路第二注重的是，遍及用于高端驱动的NMOS，导通时须若是栅极电压大于源极电压。而高端驱动的MOS管导通时源极电压与漏极电压（VCC）不异，以是这时辰辰候辰辰 栅极电压要比VCC大4V或10V。若是在统一个体系里，要获得比VCC大的电压，就要特地的升压电路了。良多马达驱动器都集成了电荷泵，要注重的是应当 挑选适合的外接电容，以获得充足的短路电流去驱动MOS管。
上边说的4V或10V是经常利用的MOS管的导通电压，设想时固然须要有必然的余量。并且电压越高，导通速率越快，导通电阻也越小。此刻也有导通电压更小的MOS管用在差别的范畴里，但在12V汽车电子体系里，普通4V导通就够用了。
MOS管的驱动电路及其丧失，能够或许参考Microchip公司的AN799 Matching MOSFET Drivers to MOSFETs。
此刻的mos典范驱动电路，有几个出格的须要：
当利用5V电源，这时辰辰候辰辰候若是利用传统的图腾柱布局，因为三极管的be有0.7V摆布的压降，致使现实终究加在gate上的电压只需4.3V。这时辰辰候辰辰候，咱们选用标称gate电压4.5V的MOS管就存在必然的危险。
一样的题目也发生在利用3V或其余高压电源的场所。
输入电压并不是一个牢固值，它会跟着时辰或其余身分而变化。这个变化致使PWM电路供给给MOS管的驱动电压是不不变的。
为了让MOS管在高gate电压下宁静，良多MOS管内置了稳压管强行限定gate电压的幅值。在这类环境下，当供给的驱动电压跨越稳压管的电压，就会引发较大的静态功耗。
同时，若是简略的用电阻分压的道理下降gate电压，就会呈现输入电压比拟高的时辰，MOS管任务杰出，而输入电压下降的时辰gate电压缺乏，引发导通不够完全，从而增添功耗。
在一些节制电路中，逻辑局部利用典范的5V或3.3V数字电压，而功率局部利用12V乃至更高的电压。两个电压接纳共地体例毗连。
这就提出一个请求，须要利用一个电路，让高压侧能够或许有用的节制高压侧的MOS管，同时高压侧的MOS管也一样会晤对1和2中提到的题目。
在这三种环境下，图腾柱布局没法知足输入请求，而良多现成的MOS驱动IC，仿佛也不包罗gate电压限定的布局。
因而我设想了一个绝对通用的电路来知足这三种须要。
mos典范驱动电路图以下：
图1 用于NMOS的驱动电路
图2 用于PMOS的驱动电路
这里我只针对NMOS驱动电路做一个简略阐发：
Vl和Vh别离是低端和高真个电源，两个电压能够或许是不异的，可是Vl不应当跨越Vh。Q1和Q2构成了一个反置的图腾柱，用来完成断绝，同时确保两只驱动管Q3和Q4不会同时导通。R2和R3供给了PWM电压基准，经由过程转变这个基准，能够或许让电路任务在PWM旌旗灯号波形比拟陡直的地位。
Q3和Q4用来供给驱动电流，因为导通的时辰，Q3和Q4绝对Vh和GND最低都只需一个Vce的压降，这个压降凡是只需0.3V摆布，大大低于0.7V的Vce。
R5和R6是反应电阻，用于对gate电压停止采样，采样后的电压经由过程Q5对Q1和Q2的基极发生一个激烈的负反应，从而把gate电压限定在一个无限的数值。这个数值能够或许经由过程R5和R6来调理。
最初，R1供给了对Q3和Q4的基极电流限定，R4供给了对MOS管的gate电流限定，也便是Q3和Q4的Ice的限定。须要的时辰能够或许在R4下面并联加快电容。
这个电路供给了以下的特征：
1，用低端电压和PWM驱动高端MOS管。
2，用小幅度的PWM旌旗灯号驱动高gate电压须要的MOS管。
3，gate电压的峰值限定
4，输入和输入的电流限定
5，经由过程利用适合的电阻，能够或许到达很低的功耗。
6，PWM旌旗灯号反相。NMOS并不须要这个特征，能够或许经由过程前置一个反相器来处理。
接洽体例：邹师长教师
接洽德律风：0755-83888366-8022
手机：18123972950
QQ：2880195519
接洽地点：深圳市福田区车公庙天安数码城天吉大厦CD座5C1
请搜微信公家号:“KIA半导体”或扫一扫下图“存眷”官方微信公家号
请“存眷”官方微信公家号:供给 MOS管 手艺赞助
